[参考译文] ADS41B29EVM：ADS41B29评估板+ FMC-ADC-ADAPTER 的 LVDS 线路反向(P 表示 N)

admin

Other Parts Discussed in Thread: ADS41B29

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/782859/ads41b29evm-ads41b29-eval-board-fmc-adc-adapter-has-lvds-lines-reversed-p-for-n

器件型号：ADS41B29EVM
主题中讨论的其他器件：ADS41B29

我们有 ADS41B29评估板、使用 FMC-ADC 适配器版本 D 连接到 Xilinx 板。 ADC 板上的 LVDS P 连接到适配器上的 LVDS N。

5 年多前

0 admin 5 年多前

TI__Guru**** 1687510 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

很有可能。 P 和 N 线路经常交换、原因是布局布线。 FPGA FW 可以根据需要轻松翻转信号。 -RJH

0 admin 5 年多前

TI__Guru**** 1687510 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

是的、但这不是收发器、因此它不仅仅是翻转极性。 DDR 时钟也被反转、因此奇数位上需要一个延迟、以使其与相应的偶数位重新对齐。

0 admin 5 年多前

TI__Guru**** 1687510 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 David：

我假设 ADC 与 FPGA 相连。如果是这样、FPGA 引脚分配应允许反转 LVDS 数据总线和 LVDS 时钟、以实现基本透明的捕捉。必须通过反转来完成布局、以避免交叉。我已经检查了 ADC 数据表、没有找到 LVDS 总线反转功能。这意味着您必须反转 FPGA 采集卡 PCB 布线上的 P/M 或通过 FPGA 引脚分配

如果您建议您使用 FPGA、我可以在 TI 的这里询问、看看 FPGA 引脚分配是否允许反转您的特定 FPGA。

－Kang

0 admin 5 年多前

TI__Guru**** 1687510 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 David：
我没有听到你关于这个问题的反馈。我将关闭此帖子、但如果需要进一步的支持、您可以回复

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] ADS41B29EVM：ADS41B29评估板+ FMC-ADC-ADAPTER 的 LVDS 线路反向(P 表示 N)