请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS54J20 主题中讨论的其他器件： ADS5409、 LMK04828
大家好、
我的客户正在设计使用一个 ADS5409和一 个 ADS54J20的新设计。 它们在750MHz 时为 ADS5409计时、还希望在750MHz 时为 ADS54J20计时。 他们希望运行两个 ADS54J20输入通道、并使用4个 JESD 通道返回到 FPGA。 我们希望获得您对将两者同步的最简单方法的反馈？
此外、我们还有以下问题：
- 我们应该以什么频率运行 SYSREF 时钟、它是否需要与 CLKINx 进行相位和/或频率同步？
我们注意到、在 EVM 参考原理图中、使用多输出时钟合成器来提供这两种时钟、建议使用此技术吗？ - 同步输入的用途是什么-如果我们将其连接到 FPGA、以便器件的接收器可以向 ADC 指示 JESD 已同步、SYSREF 和 CLKIN 时钟以及同步输入之间是否需要任何关系
谢谢、
Mitchell
