请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS54J60 您好！
我使用的是使用 ADS54J60 ADC 的 Abaco FMC120。 当我在中心频率提供输入时、振幅会发生很大变化。 其他输入信号工作正常。
ADS54J60的时钟频率为1GHz、在第二奈奎斯特区域工作、中心频率为750MHz。 在以250MHz 频率提供输入时、我还会在第一奈奎斯特区域看到同样的问题。
首次测试：
- 信号发生器配置为在50%占空比(500ms/1000ms)下产生750MHz、0dBm
- 频谱分析仪配置为750MHz 零跨度、扫描时间为5ms。 启用平均值计算。
- 我看到的是：在脉冲下降沿之后、信号不会立即下降到本底噪声、而是在几毫秒内衰减。
第二项测试：
- 信号发生器配置为在100%占空比下产生750MHz、-15dBm
- 频谱分析仪配置为750MHz 零跨度、扫描时间为1000ms。 平均禁用。
- 我看到的是：我看到的振幅有很多纹波、而不是平滑的线。
第三项测试：
- 重复第一次测试、但频率为751MHz。
- 我看到的是：在脉冲下降沿之后、信号立即下降到本底噪声
第四项测试：
- 重复第二次测试、但频率为751MHz。
- 我看到的是：振幅非常平滑的线。
此行为似乎仅发生在中心频率的+/- 50kHz 范围内。 所附的图是通过将 ADC 连接到 FPGA 中的 DAC 输出并最大限度地减少处理而创建的。
我在该论坛上找到了一篇文章、其中详细介绍了如何更改直流偏移校正(冻结和取消冻结)、交错引擎(冻结、取消冻结、旁路和读取/写入系数)。 当我冻结直流偏移校正时、我看到行为有所改善。
是否有任何关于我应该如何处理这一问题的建议？ 中心频率处的脉冲 CW 是我的应用的常见用途。 冻结直流偏移校正的利弊权衡是什么？ 我可以期望哪种性能？ 谢谢！
