请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DAC5675AEVM 主题中讨论的其他器件：DAC5675A、 SN65LVDS387
您好！
我正在测试 DAC5675A EVM。 问题是不会出现 DAC 输出信号。
J8的状态始终为"高电平"、从未改变。
I 设置测试环境、遵循'D5675A EVM 快速入门指南'文档。
在首次试用时、我以400MSPS 发送20MHz 单音。 J8上未显示 DAC 输出信号。
在第2次试验中、我以50MSPS 发送2MHz 信号音。 J8上未显示 DAC 输出信号。
我已检查来自 TSW1400的 CMOS 数据信号。 这些信号看起来不错-高电平和低电平是正常 CMOS 电平。
然后、我检查了 U3 (SN65LVDS387)的输出。 这些信号看起来是正常的 LVDS 信号电平。
我检查了 DAC5675A 上的 CLK 和 CLKC 引脚。 这些信号看起来不错。 CLKC 对 CLK 为负。
我创建了一个新的模式文件、不会更改数据位状态。 新模式文件包含一列/4096行、所有值均为0。
发送新的模式文件后、我无法注意到 J8上的任何更改。
我检查了一些信号、如下所示
-。 CMOS 数据 D[13：1]全部为"0"、D0为"1"
-。 EXTIO 引脚大约为1.2V
-。 BIASJ 引脚大约为1.2V。
-。 睡眠引脚为"0"
-。 IOUT1和 IOUT2引脚： 它们都高于3V。
我不知道 IOUT1和 IOUT2为什么是相同的电平、即使 D[13：0]为1
请就此问题向我提供任何建议。
