您好专家、
我不熟悉 ADC 器件、客户对器件应用有几个问题、请在下面找到问题、
ADC09xJ1300的输出引脚：D8-+、D8-... 这些引脚的用途是什么？ 如何区分 A、B、C、D 的四个通道、这些通道的结果是否反过来输出？
2.客户想要使用以下参考设计、是否可以移除50MHz VCXO 并使用 FPGA 的内部 VXCO？
3. 从 上面的图 B-3中、是否可以移除 LMK00304？ 这有什么作用？ 其他引脚同步、SYSREF、PLLREF0的功能是什么？ 需要 FPGA 提供哪些信号？
从下图中可以看到、如果 Y2始终正常工作、TPS22917是否是必须的？
5.当温度超过目标值时，TDIO+/-如何工作？
感谢你的答复。
此致、
布莱斯
您好、Bryce、
ADC09xJ1300的输出引脚：D8-+、D8-... 这些引脚的用途是什么？ 如何区分 A、B、C、D 的四个通道、这些通道的结果是否反过来输出？
引脚 D0+、D0-…D7+、D7-是高速串行器/解串器通道。 ADC 的输出数据将根据 JMODE 选择发送到这些通道上。 每个 JMODE 在数据表的表8-21至表8-36中都有传输层表、该表描述了如何在不同通道上封装来自不同通道的数据。
2.客户想要使用以下参考设计、是否可以移除50MHz VCXO 并使用 FPGA 的内部 VXCO？
客户是否希望使用 ADC PLL？ 如果是、我建议改用 EXT REF 转 ADC PLL 选项。
在 FPGA 和 ADC 之间针对8b/10b 模式使用 SYNC 引脚进行 JESD 握手过程。 sysref 信号可用于实现确定性延迟。 PLLREFO 复制提供给 ADC PLL 的时钟信号作为参考。 仅需要 FPGA 提供的信号信号。 其他信号从 ADC 路由到 FPGA。 sysref 信号可以来自 FPGA、也可以通过外部时钟发生器进行验证。
4.如果卸下了负载开关，Y2将通过负载开关供电，Y2将不会通电。
5. Tdiode +-是位于 ADC 芯片内部的二极管。 它仅用于从 ADC 读取温度。
此致、
Neeraj
