[参考译文] ADC128S102：DOUT 上拉(下拉)的高阻抗值

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1175642/adc128s102-dout-high-impedance-value-for-pull-up-down

各位专家：

我的团队正在考虑在该 ADC 的 DOUT 线路上放置一个下拉(或上拉)电阻器。  我们希望 DOUT 信号处于包括启动条件在内的确定性状态(高电平或低电平)。 我们的用例需要低功耗、因此理想情况下、下拉电阻较大。  下面是我在计算可接受下拉(上)电阻时的思考过程：

1. 数据表中给出了一个参数"高阻抗输出泄漏电流"为+/- 1uA。  
   1. 这为 DOUT 下拉(上拉)提供了上限、例如400kOhm (0.4V 失调电压、根据数据表、这是保证的 DOUT 低最小值)。  
2. 数据表给出了源(灌电流)= 200uA 条件下的输出高(低)电压最小值(最大值)
   1. 对于下拉电阻器、我们采用输出高电压最小值条件：R =(Vd - 0.5)/源极=(3.6V - 0.5V)/ 200uA = 15.5kOhm
   2. 对于上拉电阻器、我们采用输出低电压最大值条件：R =(Vcc - 0.4)/灌电流=(3.6V - 0.4V)/ 1mA = 3.2kOhm
   3. 很明显、我们只使用上拉或下拉、而不是同时使用两者。
3. 总之 、下拉电阻可以在15.5kOhm 和400kOhm 之间、 上拉电阻可以在3.2kOhm 和400kOhm 之间

这个过程是计算有效下拉电阻(上拉)的正确方法、还是我在思考中遗漏了什么？

最棒的

Macklin