This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1262:AD 输入上的奇怪电流

Guru**** 2557740 points
Other Parts Discussed in Thread: ADS1262, LM5165

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/608286/ads1262-strange-currents-on-ad-inputs

器件型号:ADS1262
主题中讨论的其他器件: LM5165

AD 正常读取。 在初始化之后、很少(1%的时间)会开始读数减少5%;输入与分压器差分:

AVDD --|10K|-- AIN0 --|10K|-- AIN1 --|10K|-- AVSS

发生这种情况时、该行为会一直持续到 ADS1262复位并重新初始化。

我们将 AD1262用于:

无转换延迟、FIR、无偏置、PGA=旁路、速率= 10、 IDAC1/2关闭、VDAC 禁用、
Reference +=AVDD Reference-=AVSS。

我们定期切换 Signal+=AIN0、Signal-=AIN1和 Signal+=AIN2、Signal-=AIN3;两个通道上的行为都是相同的。

相反、如果我们打开模拟电源监控 器、读数下降的时间大约为30%

在示波器上、我们注意到 、当 AIN0降至50mV、AIN1在切换到多路复用器时上升相同的量;因此、AD 似乎正在拉出/灌入一些电流。

AIN2和 AIN3也是如此。

我们通过在复位后使用模拟电源作为基准检查电源监控器来解决此问题:如果读数被1/4 FSR 的10%以上关闭、我们将重新初始化。

  1. 这似乎起作用,但我们有兴趣了解问题的根源。
  2. 电源监控器的容差是多少? 了解我们的补丁是否安全。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Carlo、

    欢迎使用 TI E2E 表格!

    这个问题听起来可能与输入偏置电流和/或 AVDD 和 AVSS 电源上的负载有关。

    您是否在切换输入 MUX 时尝试探测 AVDD 和 AVSS 以查看电源电压是否稳定? 测量内部(AVDD-AVSS)/4电源监控器会在电源上产生一个小负载、这正是我不确定的负载大小、但听起来在测量电源电压时会出现更多的压降。

    此外、我可能建议在启用 PGA 的情况下再次尝试上述测试。 启用 PGA 将增大 ADC 的输入阻抗、并有助于降低输入偏置电流对电压测量的影响。

    在以上两项建议之间、我认为您可以更好地了解问题是与电源负载还是输入偏置电流有关。

    关于您的第二个问题、我需要查看我们是否有关于电源监控器容差的任何信息...

    此致、
    Chris
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Chris:

    如果基准电压超出10%、我的 AD 复位补丁会将事件频率从~1/100降低到~1/20000;有时、即使重复复位引脚(最多10次)也不起作用。
    按照建议插入 PGA x1、解决了以下问题:在出现问题时、我能够停止一个装置、并尝试反复插入和移除 PGA:使用 PGA 可以、但问题未再次出现。
    我仍然认为有些问题是错误的:当电源循环时、有时 AD 唤醒的方式会使内部 ADC 模块的输入阻抗显著降低;有时这可能通过硬件或软件复位来解决、有时甚至无法修复。
    使用10K 电阻桥时、每个输入线路看到的阻抗应<=10K (另一条路径被另一个输入的电流占用); 如果输入电流小于150nA、则输入上的电压变化应小于1.5mV、而不是上面示波器上看到的50mV。

    此致、

    卡洛
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Carlo、

    您是否能够分享您的电路原理图? 这对我很有帮助。 (请随时将其发送至 pa_delsig_apps@ti.com、而不要将其发布到论坛。)

    我仍然不确定问题是否与输入偏置电流有关、因为似乎存在与 AVDD 和 AVSS 电源的大量依赖关系...

    问题是仅在使用模拟电源监控器时出现、还是在使用模拟电源监控器时变得更糟?
    供参考:电源监控器在 AVDD 和 AVSS 之间添加了200k Ω 负载。

    您是否在转换结果中看到50mV 压降的影响?
    由于您使用 AVDD 和 AVSS 电源作为 ADC 的基准、因此如果 AIN0/AIN1与 AVDD/AVSS 成比例变化、我预计 ADC 输出代码不会显著变化。

    您使用什么来提供 AVDD 和 AVSS? 这些电源能够提供多少电流? 您是否有可能达到电流限制? 您是否尝试探测 AVDD 和 AVSS 以查看它们是否稳定?

    在为模拟电源加电之前、是否有输入信号被施加到 ADS1262上、或者输入是否随着电源斜升而上升? 如果在加电期间输入电势高于模拟电源、则可能会导通内部 ESD 二极管并获得高于正常输入电流的电流。

    谢谢、此致、
    Chris
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Chris:
    我将通过电子邮件向您发送原理图。

    正如我告诉过您的、我开始使用5V 输出电压- 10K-AIN0-10K-AIN1-10K-AGND 桥进行测试。
    根据您的说法、我猜当我测量模拟电源时、我有一个类似的配置、即50K、100K 和50K、以便电流的影响成比例更高。
    如示波器图像所示、使用外部10k 至10k 桥接器时出现问题、测量结果会改变5%。
    当使用内部200k 电桥时、误差增加到30%(电阻是电阻的6倍、误差是电阻的6倍)。
    该误差仅在绕过 PGA 时可见、因此电流似乎源自 PGA 的右侧(在数据表的原理图中)。
    在上电时出现问题时、我可以继续插入 PGA x1或绕过它、问题相应地消失并重新出现。 大多数情况下复位 ADS1262可以解决该问题、但偶尔需要进行下电上电。
    AVDD 稳定在5V;正常运行的电路在24V 时消耗5mA 电流、因此5.5V 时(在 LM5165的输出端)的总电流约为20mA。 然后在5V 和3.3V 电源轨之间进行分配。
    ADS1262的输入由 AIN8控制的 FET 进行设置、因此在初始化 ADS1262之前不可能存在电压。
    当 AD 的输入连接到 Murata SCA103倾角计的模拟输出时、首先注意到了该问题;该器件具有比例式输出、因此不受电源变化的影响、误差约为 FSR 的0.5%。
    我能找到的唯一与 SCA103输出阻抗相关的信息是"模拟电阻输出负载最小值为10KOhM"

    此致、
    卡洛
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Carlo、

    很抱歉、上面的电子邮件地址不正确。 如果您愿意、请将电子邮件重新发送到 pa_deltasigma_apps@ti.com、我将查看它。

    谢谢、
    Chris

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Carlo、

    感谢您提供原理图、我这次得到了!

    在配置 ADS1262之前是否会发生此问题?
    默认情况下、PGA 应在加电后启用、因此只有在禁用 PGA 后、您才会看到额外的输入偏置电流?

     

    我想您可能会遇到上电问题...

    处于 PFM 模式的 LM5165只能提供最大100mA 的电流、因此这是3.3V 和5V 电源轨组合可用的最大电流。  加电期间、我确信浪涌电流将超过100mA。 ADS1262在上电期间的灌电流可以超过100mA;所有电源旁路电容器的行为都像短路、在充电时吸收大电流。 这可能会导致一些非常奇怪的行为、并可能解释偶尔需要对您的电路进行电源循环。

    您可以尝试...

    • (如果可以)...要执行受控启动:
      • 理想情况下、您需要禁用3.3V 和5V LDO、直到 LM5165的输出稳定、然后让它们一次启用一个 LDO。 这可以通过将 PGOOD 信号连接到3.3V LDO 的 SHDN 引脚来实现(请参阅 LM5165数据表中的图36;注: 该信号需要一个上拉电阻器)、然后使用从微控制器传输到5V LDO 上 SHDN 引脚的 GPIO 信号在3.3V 电源稳定后的某个时间启用5V 电源。 在为5V 电压轨加电时、我建议在5V 电源稳定之前将 ADS1262的/PWDN 引脚保持在低电平(注意:/PWDN 上的下拉电阻器将确保在微加电时该信号为低电平)。
    • ...连接具有更高电流输出的外部3.3V 和5V 电源以提供额外的启动电流。
      • 您已将3.3V 电源引脚输出、因此您可以尝试从外部工作台电源运行该电源、并将 ADS1262的/PWDN 引脚与微型器件保持在低电平、直到5V 电源稳定。

    此致、
    Chris

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我检查了电源的启动情况、对我来说看起来不错。

    绿色线是 LM5165的电源正常状态;它被上拉至3.3V 电源轨、因为它也连接到 CPU、但很明显、当3.3V 线路斜升时、它从内部集电极开路释放。

    LM5165输出的5.5V 线路(黄色)看起来非常稳定、而绿色3.3V 和紫色5V 电源斜升。

    即使在切换电源时激活 PGA (相当于10000次中的1次)、也很少观察到寄生电流效应。

    因此、如果通过内部电阻桥测量 AVDD、则多次重置 AD 会有所帮助

    使用 PGA x1很有帮助。

    但两者都无法完全解决问题

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Carlo、

    您是要附加图像吗?...如果是、它似乎没有通过。
    (出于某些原因、将图像复制并粘贴到"论坛"文本框中效果不好。 您可能需要使用 RTF 编辑器并使用"插入媒体"按钮、如下所示...)

     

     

    您当前是否在启动期间保持 ADS1262的/PWDN 信号为低电平、同时电源稳定? 我建议在启动 ADS1262之前尝试更长的延迟、因为 如果复位器件解决了该问题、ADC 似乎无法正确加电。

    此外、您是否知道 ADC 的默认设置(启用 PGA)是否出现问题、还是仅在绕过 PGA 后才出现问题?

    谢谢、此致、
    Chris

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    下面是电源的启动:

    启动后、在初始化开始之前、断电线路处于低电平大约一秒钟。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    现在、我不是复位芯片(复位/断电时的短低电平脉冲)、而是用长低电平脉冲强制掉电。
    如果此操作失败、我将使用较长的低电平脉冲(40、40、40、200、400 ms)重试。
    在每个测试3000个周期的12个单元中、问题未再次出现。
    我们将继续进行更多测试;我将告诉您这是否真正解决了问题。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Carlo、

    很抱歉耽误你的时间。 不过、我很高兴听到您在这个问题上取得了一些进展。

    查看您上一个示波器屏幕截图、可以清楚地看到电源轨。 但是、您是否在将 ADS1262的/PWDN 引脚设置为高电平时尝试探测电源轨、以查看启用 ADC 时是否存在任何毛刺脉冲? 我可能还建议同时探测输入引脚(以及绕过 PGA 的时间)、看看是否也能在那里看到任何毛刺脉冲。

    我可能会向您的现有电路提出另一个建议、即控制5V LDO 的使能引脚、并在3.3V 电源稳定后通过微控制器启用该引脚。 这样做的理由是、在启用由数字逻辑控制的模拟功能之前、允许 ADS1262的数字电路稳定。 如果 DVDD 仍在斜升、这可能会防止 GPIO、IDAC 和其他模拟功能块不加电至明确定义的状态而导致的奇数行为。

    ...最好尝试在旁路引脚上监控 ADS1262的内部2V 数字电源、以了解内部数字电源稳定所需的时间(我认为这应该在3.3V 电源稳定后小于50us)、 并确保仅在内部2V 电源稳定后启用 AVDD。

    我想不到比延迟5V LDO 使能信号更平滑的上电序列、然后在一段时间后将 ADS1262的/PWDN 引脚拉高。

    此外、请确保在将/PDWN 引脚设置为高电平后、等待大约10-50us、让晶体振荡器稳定下来、然后再尝试与器件通信。 最佳做法是在发送任何 SPI 命令之前等待/DRDY 信号、因为您可以确保晶体振荡、并且器件已准备好在该点进行 SPI 通信。

    此致、
    Chris