[参考译文] ADC12D1800RFRB：采样率不正确

admin

Other Parts Discussed in Thread: WAVEVISION5

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：ADC12D1800RFRB

您好！

我们使用的是 ADC12D1800RFRB。通过使用外部逻辑分析，在非 DES 模式下，数据输出速率 DQ 似乎是输入频率的1/4。在 Desi 模式下、我们似乎获得了1/2的输入频率。为什么会发生这种情况、我们是否可以避免发生这种情况？

谢谢、

Edgar

0 admin 8 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好、Edgar

在电路板的默认设置中、您应该看到以下内容。

ADC 时钟应为1800MHz。

DCLKI 和 DCLKQ 时钟输出将为 CLK/4 = 450MHz。输出数据在 DCLKx 的上升沿和下降沿计时。

DI、DID、DQ 和 DQd 输出数据总线将在 CLK/2 = 900兆采样/秒时更新。

无论 ADC 在非 DES 或 DES 模式下运行、输出数据总线都以相同的速率更新。

如果您看到不同的内容、请在后续帖子中提供逻辑分析仪的快照。通过单击答复框右下角的"使用富格式"链接、可以在线发布图像或作为附件发布图像。

另请提供一个屏幕截图、其中显示了 ADC12D1800RFRB 的工作模式以及如何从 WaveVision5 GUI 检测采样率。

此致、

Jim B

0 admin 8 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

这是否意味着 ADC 正在 CLK/2处对输入信号进行采样、或者我们是否仅在 FPGA 输出端提供一半数据？

谢谢、

Edgar

0 admin 8 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好、Edgar

ADC 有2个输入、每个输入以 Fclk 至12位分辨率进行采样。数据在输出端被一个系数2去复用、所以 I 通道 ADC 有 DI、DID、数据端口、Q 通道 ADC 有 DQ、DQd 输出数据端口。由于输出端口被2路多路信号分离、因此输出数据速率是 ADC 采样速率的一半。

这些相同的数据通过 FPGA 传递到 FMC 扩展端口。

此致、

Jim B

0 admin 8 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

好的。如果我将其切换到非多路信号分离器模式、则 Wavevision 是否支持该模式？我提出的原因是、一旦我切换到非多路信号分离器模式、波形看起来会使我们听到音调、一个是输入信号、另一个是同一输入信号的4倍多一点。对我们从示波器接收的数据进行事后分析、我们得到的结果相同、但不确定其出现原因。

0 admin 8 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好、Edgar
遗憾的是、ADC12D1800RFRB FPGA 固件仅用于支持多路信号分离器工作模式。对于非多路信号分离器模式下的 FPGA 速度等级、数据速率过高。
此致、
Jim B

数据转换器（参考译文帖）(Read Only)