[参考译文] DAC3283：DAC3283相位匹配寄存器

尊敬的 Deva：

我们已收到您的回复、  我们将在感恩节假期后再次与您联系。  

谢谢、

Serkan

尊敬的 Deva：

通过双同步源模式、DAC3283和多个 DAC3283可实现确定性延迟和器件同步。 器件的同步以内部数字逻辑延迟角度为基准。 从模拟内核(即最终 DAC 输出级)的角度来看、器件间的差异典型值大约为100ps。 这将超过30ps 或更低的规格。

我将此线程路由到我们的目录转换器组、以查看它们是否有其他可满足您低于30ps 要求的 DAC 器件。  

Deva、

这是我们以前没有衡量过的，需要大量的时间和人力。 然后、DAC38J84和 DAC38RF82可能具有更好的相位匹配、因为这些器件的采样速度快得多。 这两个器件均使用 JESD204B 子类1模式提供确定性延迟。 下面是两个 DAC38J84器件在1474.56MHz 下采样的两个输出的屏幕截图。  

请参阅以下链接中的文档、以帮助您实现多个转换器的相位匹配。

此致、

Jim

https://www.edn.com/compare-aperture-delay-between-adcs/

你好，Kang Hsia，

感谢您的回复。

请再次确认 DAC3283器件与器件之间的差异(典型值100ps)、每个器件的确定性/恒定性还是从上电到上电的变化？

如果每个芯片的延迟不会变化、那么是否可以通过一次性校准来消除此延迟？

谢谢、

Deva

您好、Jim、

感谢您的建议。

是否可以为 DAC38J84和 DAC38RF82指定模拟内核(即最终 DAC 输出级)的器件间差异？

2.是否有任何具有 LVDS 接口(而不是 JESD)的 DAC 可满足我们的要求？

谢谢、

Deva

你好，Kang Hsia，

感谢您的回复。

请再次确认 DAC3283器件与器件之间的差异(典型值100ps)、每个器件的确定性/恒定性还是从上电到上电的变化？

如果每个芯片的延迟不会变化、那么是否可以通过一次性校准来消除此延迟？

谢谢、

Deva

尊敬的 Deva：

100ps 的时序变化主要是零件间的过程变化。 存在温度变化因子、因此您还需要创建一个校准表与温度间的关系。

你好，Kang Hsia，

感谢您的回复。

"100ps 的时序变化主要是零件间的过程变化"

由于这是我们的主要要求、请再次确认在恒定电压和温度下每次通电时的变化是否相同(不应随时间变化)。 这样、我们就可以通过创建一个表来消除上述变化、从而在器件之间保持小于30ps 的相位偏差。

提前感谢、

Deva