[参考译文] ADC32RF54：以 x4取平均值的方式输出数据速率

Semion、

我不确定你们是否打算使用任何抽取模式、但如果不需要完整的 FS/2瞬时带宽、抽取将 通过处理增益提高性能。 对于每2^N 的抽取、带外噪声减少1/2^N、增加的处理增益将为3dB * N。抽取模式的其他优势包括降低输出数据速率(与抽取因子成正比)以及减少 JESD 通道数。 这意味着、由于我在上周末通过电子邮件提到了 JESD 通道映射多路复用器、路由可能会变得稍微简单一些。 如果不打算使用 DDC 旁路模式、则只需选择最有利的 JESD 通道即可路由。

谢谢

我们确实需要完整的2.4GSPS 采样率、因此 无法实现基于 ADC 的抽取。

稍后、我们将在 FPGA 中使用它。

除了使用多路复用器或 FPGA 交换通道极性的功能外、我们还必须对所有通道进行布线。

当然可以。

在所有通道布线的情况下、在线路下测试抽取模式不会出现问题、因此您可以根据需要将一些处理从 FPGA 转移到 ADC。

限制您在1.2GHz IBW 下旁路模式的最大信号带宽/范围是多少？ 该器件可实现的最低抽取率为/4、因此300MHz 将是新的 IBW。 如果信号处于300MHz 范围内、您仍然可以在2.4GSPS 下采样、但只需发送300MHz 的数据值而不是1.2GHz 的数据值、并且仍然可以使用 NCO 到达任何高达 Fs/2的300MHz 窗口。 我只是想提供一些额外的信息、因为对于我谈到的许多人、这是我们的 ADC 第一次遇到抽取。

此致

这种应用相当合适。

让我们通过电子邮件继续