• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 1 订户
  • 视图 519 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12DL3200：封装引脚延迟

admin
Guru**** 2586135 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1179209/adc12dl3200-package-pin-delays

器件型号：ADC12DL3200

您好！

是否可以获得引脚封装延迟(或偏斜)、以便我们在 PCB 布线时对此进行补偿。

  • 0
    TI__Guru**** 2586135 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    安德烈亚斯

    此请求是否针对 LVDS 输出引脚？

    LVDS 输出在1.5mm 以内的封装上匹配。

    您是否需要比数据表中规定的75ps (通道内)和125ps (通道间)更好的匹配？

    此致、

    Jim

     

  • 0
    TI__Guru**** 2586135 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    是的、这适用于 LDVS 输出引脚。

    如果可能、我们希望具有单独的引脚(对于每个引脚)、以便我们可以补偿 ADC 和 FPGA、从而使我们能够在 FPGA 中以不会太大的延迟补偿运行。

    谢谢

  • 0
    TI__Guru**** 2586135 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    安德烈亚斯

    根据下面数据表中75ps 偏斜的定义以及连接的引脚线长度、这几乎是我们可以提供的所有功能。 希望这对您有所帮助。

    此致、

    Jim  

     

    e2e.ti.com/.../Copy-of-ADC12DL3200_5F00_Package_5F00_Netlength_5F00_report.xls

  • 0
    TI__Guru**** 2586135 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    非常好。 谢谢