[参考译文] ADC32RF45EVM：配置 JESD204B 设置

您好！

在概述部分8.1的详细说明中、说明了每个通道都是4路交错。   "每个 ADC 通道在内部交错四次、并配备了背景、模拟和数字以及交错校正。"    此外、在该页的方框图和数据表首页上、还显示每个通道都有一个标记为 ADC 的块、该块已堆叠四个深。  但这就是 ADC 实现高达3Gsps 采样率的简单方法。  一旦四个子 ADC 交错、并且针对四个子 ADC 之间的失调电压不匹配对样本进行数字校正、数据流看起来就像以高达3Gsps 的采样率运行的 ADC 中的样本。  这 与 DDC 块的运行无关。

如果您看看旁路模式的运行、例如 LMFS=82820模式、则会绕过 DDC 块、并且 LMFS 中的"M"为2、因为它是一个双通道器件。     如果要启用 DDC 块、但要为每个通道仅启用一个 DDC 并选择实际输出、则 M 将仍然为2、因为器件中仍然只有两个数据流。    但是、由于每个通道可以启用两个 DDC、每个 DDC 块从 ADC 块向 DDC 中获取相同的数据、因此看起来有四个"ADC"正在运行、因此 M 可能为4。   或者、每个 DDC 块都可以输出 I 和 Q 数据流、这也使得看起来有更多的'ADC'在运行。   如果每个通道在复数模式下启用了两个 DDC、则可以看到 LMFS 模式、例如 LMFS=8821、其中 M 在此模式下为8。   接收数据流的 FPGA 可以看到8个不同的数据流、即使仍然只有两个前端 ADC 创建数据流。  图76显示了一个馈送到两个 DDC 块的通道 ADC 示例、其中每个 DDC 块都在抽取、并且选择 NCO 输出频谱的两个不同频带。   对于接收数据的 FPGA、它将与两个完全独立的 ADC 相同、这两个 ADC 对数据进行采样并输出频谱的相应频带。

每个通道启用两个 DDC、增加了必须通过 JESD204b 链路从器件传输到 FPGA 的数据量。   但是、随着抽取因子的增加、必须传输的数据量也在减少。  您可以在表16到23中看到、随着抽取因子的增加、有许多模式选择、如果每个通道启用一个 DDC、则只需使用两个通道。   但是、如果每个通道启用了两个 DDC、则可以通过4个通道实现多种操作模式、而其他模式则需要全部8个。  

但是、如果您希望看到所有频谱都达到奈奎斯特、则 DDC 模式将不是您想要的模式。  如果采样率为1.5Gsps、则奈奎斯特频率为750MHz。  如果您想实际*查看*所有750MHz 带宽，则必须选择旁路。   如果在750MHz 的某个位置具有较小的相关带宽(例如可能是已调制到更高载波频率的20MHz 宽带宽) 然后、您可以使用抽取模式来缩小传输到您感兴趣的带宽、并使用 NCO 来定位频谱中缩小的部分以捕获感兴趣的信号。  有多种抽取模式可利用2个通道、4个通道或8个通道。   但是、为了通过链路获取数据、旁路模式需要全部8个。

这就是我提到 ADC32RF42的原因。   它看起来像是一个'RF45被'减半'。  仍然是两个通道、但采样率范围减半、并在旁路模式下使用一半的通道。  但您提到的是400MSPS -如果您要以1.6Gsps 运行 ADC32RF45并选择4倍抽取模式、则数据流会被削减至400Msps、并且您只能使用四个通道。   如果您需要 DDC 块的复数输出(表16)、则可以使用 LMFS=4421；如果您希望 DDC 块的实际输出(表20)、则可以使用 LMFS=4211。

此致、

Richard P.