请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DAC3482 您好！
我们将使用 DAC3482在设计中、FPGA 用于将数据样本驱动到 DAC。 DAC 配置如下所示：
Fout = 70MHz
数据 CLK = 480MHz
DAC 时钟= 960MHz
内插因子= 2x
在这些配置下、我们将观察 Fout +/- 20MHz 处的一些杂散、它们比所需信号电平低约60dBc。 当我们绘制从 FPGA 到 DAC 的数据时、我们可以看到这些组件比所需 信号功率低大约95dBc。 但看起来、这些杂散在 DAC 输出端被提升了大约30 DB。 是否有任何其他可能导致此问题的参数？ 请帮助我们解决此问题。
在此线程中、我们附加了一个 ZIP 文件、其中包含 FPGA 数据样本(二进制补码形式、16位@480MHz)、FPGA 数据样本图的快照、DAC 寄存器配置详细信息以及 SA 中的实际 DAC 输出图的快照。
e2e.ti.com/.../DAC3482_5F00_attchmnt.zip
谢谢、
Kiran