请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:ADS8698 您好、ADC 专家、
我对 ADS8698的时序参数有疑问。
您能否确认 ADS8698数据表图1中时序要求的最小规格、以指示在指定时间过后确保相应输出数据有效时的最大设置/保持时间?
例如、对于 tsu_dock:SDO 数据输出在 SCLK 下降沿之后的最晚25ns 内有效?
谢谢、此致、
KF
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好 KF、
ADS8698数据表中给出的最小时序规格是相对于最大 SCLK 频率的。
因此、具体而言、对于您的问题- tsu_dock 至少为25ns、SDO 输出在 SlCK 下降沿之前有效。 25ns 时序要求是当 SCLK 频率为18MHz 时的值。 在较慢的 SCLK 频率下、由于 SCLK 周期更长、tsu_dock 时间将增加。
请提出任何后续问题。
谢谢、
Reed Kaczmarek