[参考译文] ADS131E06：使用 ADS131e06芯片、不监控 DRDY 引脚

Ranil、


DRDY 可供您在每次新数据可用时读取数据。 这并不是绝对必需的、但您可能会在数据周期和读取之间不同步、并且可能会错过数据读取。

在 RDATA 和 RDATAC 模式之间、DRDY 的行为并不不同。 在这两种情况下、如果新的转换完成、DRDY 将变为低电平。 DRDY 在 SCLK 的第一个下降沿返回高电平、或在4fclk 脉冲指示新数据转换准备就绪前保持低电平。 RDATA 和 RDATAC 模式之间的区别在于、如果您使用不同的读取数据模式、可能会得到哪些数据。

在 RDATAC (连续读取数据)模式下、每次时钟输出 SCLK 时 ADC 数据都会出现。 当您尝试简化通信并只是希望查看器件输出的数据时、这种方法非常方便。 此模式下的问题是、如果不查看 DRDY、就不应执行此操作。 这样、您就可以在正确的时间时钟输出数据、并在新转换完成之前将数据时钟输出。

如果您正在进行时钟移出数据、并且新的转换完成、则新数据仍会放在 DOUT 寄存器中。 在这种情况下、您将时钟输出数据的第一个位、然后从新转换中时钟输出数据的第一个位。 这将为 ADC 读取提供错误的数据。

使用 RDATA 命令、消除此类错误。 使用 RDATA 命令时、输出数据被缓冲到 DOUT 寄存器。 即使您获得了新的转换、除非发出另一条 RDATA 命令、否则输出数据也不会进入 DOUT。

简而言之、RDATAC 在 DOUT 上具有非缓冲数据、如果完成新的转换、RDATA 命令在 DOUT 上具有缓冲数据、并在发出 RDATA 命令时进行更新。

希望这能解答您的问题。 将任何其他意见或问题回帖。


吴约瑟

Renil & Joseph -

我们尝试将相同的仅 SPI 设计用于您正在讨论的 ADS131E06、并发现 RDATA 命令不能按数据表中所述工作；如果您在错误的时间读取数据、数据将损坏。 导致损坏的时间窗口比 RDATAC 命令小得多、但仍然存在。 您可以在此处看到相关主题： e2e.ti.com/.../615552

祝你好运、

Brian Clendenin

Brian、


感谢您参考此帖子。 我以前从未见过这个。


吴约瑟

Joseph 和 Brian、

非常感谢您的宝贵意见。

@Brian、

我检查了您的线程、但您是按字节发送数据(或 SCLK)、对吧？ 根据我的理解(如果我错了，请纠正我的问题！)，我们需要在发出 RDATA 命令后连续发送 SCLK，对吧？

谢谢、此致、
Renil Raju

Joseph 和 Brian、

再次感谢您的回复。

因此、作为结论、

1.要在 RDATAC 模式下读取 ADS131e06 ADC 芯片、必须将 DRDY 引脚作为中断进行监控。

2.对于 RDATA 模式下的读取、即使不是强制性的、也建议将 DRDY 引脚作为中断进行监控、以避免数据损坏。

谢谢、此致、
Renil Raju