G'day、
接下来从链接的问题开始、我将介绍我的两个 ADS1158 ADC。 我发现电路板空间管理特别困难、希望能够在输入模拟信号布线方面提供一些指导。 我目前使用的是10密耳布线、间距为20密耳；这足够、不够、太多等吗？ 减小20mil 间距肯定会缓解我遇到的空间问题、但这样做不会危及信号完整性。
谢谢！
尊敬的 Chris：
感谢您的宝贵意见、一如既往、我非常感谢您的宝贵意见！ 您编写的所有内容都是有道理的。 所有组件和布线都位于顶层、其正下方有一个不间断的 GND 平面、因此从这个角度来看、我非常舒适。 我是否也可以安装防护迹线完全是另一个问题！
下面是我当前使用的内容。 我有一个16x2 2.54mm 间距通孔连接器、可为电路提供所有32个模拟信号。 外部白线只是一个2毫米的虚拟边界、我使用它来满足 PCB 制造商的要求、并使用较小的白色矩形作为虚拟模拟部分。 即不允许输入数字信号、也不允许输出模拟信号。 我可以根据需要调整此矩形的大小。
如您所见、我有两个 ADS1158跨越电路板顶部的矩形、运算放大器组件直接位于下方。 每个模拟输入均经过电压分压、然后通过 BAV199LT1G 保护二极管阵列。 我在下图中跟踪了32个信号中的16个(左侧 ADC)、但认为布线太长。 我使用了大约十几种配置、但布线长度始终是一个问题。 理想情况下、我可以将 ADS1158直接放置在信号的左侧、因此信号可以直接从二极管跟踪到相应的输入。 然而、使用这种方法、ADC 的数字端将位于电路板的最边缘、我猜这远不是最佳的？ 请参阅下面的第二幅图像作为示例；黄色线是电路板边缘。 如果电路板边缘和模拟部分之间的数字部分是可以的、那么我认为这种方法是否合乎逻辑？
图1：当前/尝试的布局、注意明显的布线长度问题。
图2：具有更直接布线的潜在布局、但电路板边缘和模拟部分之间具有数字部分。
我们非常感谢您提供任何意见/指导！
谢谢！
尊敬的 Chris：
感谢您的快速响应。 如果需要、我当然可以将二极管和运算放大器移到电路板的底部。 我使用的是4层堆栈(信号、GND、PWR、信号)；如果我将这些组件放在底部、是否需要使用拼接电容器？
我目前正在使用 OPA365运算放大器、这是您在我之前的帖子中给出的推荐选项之一。 至于二极管、我已经使用了 BAV、因为它们在单个封装中提供双轨钳位(即将负输入钳位到 VSS、并将过大的电压钳位到 VDD)。 TVS0500的尺寸和格式看起来很理想、但从简单看、它似乎仅针对过压提供保护、而不针对反极性提供太多保护。
感谢您确认数字迹线的放置。 我将使数字迹线尽可能短、而不会影响任何"仅模拟"部分。 自从我昨天的回复以来、我一直在使用右侧的 ADC 填充布局(根据我之前帖子中的第二幅图像)。 这就是我提出的：
我认为这是朝着正确的方向发展的。 如果运算放大器以及可能的电阻分压器和二极管电路位于底部、我应该能够显著缩短布线。 布局中当前未显示一对16通道 MCP23017 IO 扩展器。 每个模拟信号都通过1k Ω 电阻器连接到 MCP23017上的通道、以便在需要时为未供电信号(例如2线热敏电阻)提供5V 基准电压； 对于具有外部电压基准的受电传感器、可将 MCP23017上的相应通道设置为高阻抗输入、从而有效地消除5V、1kOhm 上拉电阻。 我可以安排如何在上述考虑事项得到解决后安排 MCP23017的布局。
是的、U6和 U76是每个 ADC 的振荡器。 我打算在最初的帖子中询问他们的最佳位置。 我最初计划为两个 ADC 使用单个振荡器、但考虑到两个 ADC 之间的差异、我想我必须使用单个振荡器。 是这样吗？ 我不需要在两个 ADC 之间同步 ADC 读数、因此如果更容易实现2个振荡器、那么我会很满意。 就位置而言、只要我在它们和 SPI 信号之间保持一个较宽的泊位、它们在它们所在的位置是否正常？
最后一个问题是、根据 ADS1158数据表中的参考 TI 文档、我在外露焊盘中添加了散热过孔。 如上图所示、焊盘连接到 AVSS、过孔连接到 GND。 假设我尝试在 ADC 的数字侧和模拟侧之间保持虚拟隔离、我是否需要担心虚拟隔离两侧的裸露焊盘连接到 GND？ 我不相信、但我想问。
谢谢！
您好、jars121、
很好、这是一个更紧凑的布局！
[引用 user="jars121"]我使用的是4层堆栈(信号、GND、PWR、信号)；如果我将这些组件放在底部、是否需要使用拼接电容器？[/quot]
如果在顶层和底层填充了接地平面、则一定要在电路板周围添加散射的接地过孔、以连接多个接地平面/填充物。
拼接电容器通常用于在不同的接地覆铜之间进行连接、例如、在将模拟接地和数字接地分开的情况下。 但是、我认为您没有多个接地网或分离的接地平面、对吧？
关于 OPA365运算放大器、您是否使用 SOIC 封装？
OPA365还采用更小的 SOT23封装、但我可能还建议使用 OPA2365 (OPA365的双通道版本)。 OPA2365仅采用 SOIC 封装、但每个 ADS1158只需要一个 OPA2365、这将节省您的空间。
TVS0500是单向的、但我相信它也可以防止反向电压、因为二极管是正向偏置的、导电电压为-0.5V： 
[引用 USER="jars121]YES、U6和 U76是每个 ADC 的振荡器。 我打算在最初的帖子中询问他们的最佳位置。 我最初计划为两个 ADC 使用单个振荡器、但考虑到两个 ADC 之间的差异、我想我必须使用单个振荡器。 是这样吗？ 我不需要在两个 ADC 之间同步 ADC 读数、因此如果更容易实现2个振荡器、那么我会很满意。 就位置而言、只要我在它们和 SPI 信号之间保持一个较宽的泊位、它们在它们所在的位置是否正常？[/引述]
我想您可以使用共享或独立的振荡器。 独立振荡器使布局更清晰、时钟跟踪更短；然而、共享振荡器可为您节省一些空间、并可能使时钟与 ADC 保持较远的距离。
如果您可以将 PCB 的两侧用于保护二极管、并将 ADC 挤压得更近、我可能会尝试共享单个时钟。
[引述 USER="jars121]*最后一个问题、根据 ADS1158 数据表中的参考 TI 文档、我已经在外露焊盘中添加了散热过孔。 如上图所示、焊盘连接到 AVSS、过孔连接到 GND。 假设我尝试在 ADC 的数字侧和模拟侧之间保持虚拟隔离、我是否需要担心虚拟隔离两侧的裸露焊盘连接到 GND？ 我不相信、但我想问。
AVSS 和 GND 电势相同(即 AVSS 不是-2.5V)、对吧？
通过"虚拟隔离"、我假设这不是物理接地层切断、因此在虚拟接地的两侧都存在该散热焊盘时不应存在任何问题。 通过将模拟和数字信号划分到不同区域、在接地平面上流动的返回电流将自然保持分离。 如果有任何过路、则较低的阻抗(从在单点连接实心接地平面而不是分离接地)意味着信号之间的共阻抗耦合较少。
此致、
Chris
[引用用户="Christopher Hall"]
您好、jars121、
很好、这是一个更紧凑的布局！[/引述]
去那里！
[引用用户="Christopher Hall"]
如果在顶层和底层填充了接地平面、则一定要在电路板周围添加散射的接地过孔、以连接多个接地平面/填充物。
拼接电容器通常用于在不同的接地覆铜之间进行连接、例如、在将模拟接地和数字接地分开的情况下。 但是、我认为您没有多个接地网或分离的接地平面、对吧？
[/报价]
是的、我在第2层上有一个单个实心 GND 层。 因此、我要将组件放置在电路板的背面、并在该层的组件/布线周围添加一个 GND 填充、然后使用散射过孔将填充与实心 GND 平面相连。
[引用用户="Christopher Hall"]
关于 OPA365 运算放大器、您是否使用 SOIC 封装？
OPA365 还采用更小的 SOT23封装、但我可能还建议使用 OPA2365 ( OPA365的双通道版本)。 OPA2365 仅采用 SOIC 封装、但 每个 ADS1158只需要一个 OPA2365、这将节省您的空间。
[/报价]
我使用的是 SOIC 封装；从存储器中、我认为空间不受限制。 对于 OPA2365、这看起来是一个很好的选择；Mouser 似乎库存不足、但我将做更多的研究。 由于运算放大器位于背面、我可能可以使用双 OPA365、但如果可能、我会始终选择单个 IC 而不是多个 IC。
[引用用户="Christopher Hall"]
TVS0500 是单向的、但我相信它也可以防止反向电压、因为二极管是正向偏置的、导电电压为-0.5V：
[/报价]
谢谢您的支持；如果我无法使用 BAV 实现当前设计、我将尝试一下。
[引用用户="Christopher Hall"]
我想您可以使用共享或独立的振荡器。 独立振荡器使布局更清晰、时钟跟踪更短；然而、共享振荡器可为您节省一些空间、并可能使时钟与 ADC 保持较远的距离。
如果您可以将 PCB 的两侧用于保护二极管、并将 ADC 挤压得更近、我可能会尝试共享单个时钟。
[引用用户="Christopher Hall"]
AVSS 和 GND 电势相同(即 AVSS 不是-2.5V)、对吧？
通过"虚拟隔离"、我假设这不是物理接地层切断、因此在虚拟接地的两侧都存在该散热焊盘时不应存在任何问题。 通过将模拟和数字信号划分到不同区域、在接地平面上流动的返回电流将自然保持分离。 如果有任何过路、则较低的阻抗(从在单点连接实心接地平面而不是分离接地)意味着信号之间的共阻抗耦合较少。
[/报价]
正确、AVSS 处于 GND 电势、我测量的电压介于0和5V 之间、而不是-2.5和2.5V 之间。
正确、如上所述、我有一个实心 GND 平面、并且仅使用放置方式"分离"模拟和数字 GND。
前面讲过、我已将 OPA365置于电路板的反向侧、并保持了分压器、限流电阻器和保护二极管的顶部位置。 下面显示的是其中一个 ADC、其布线现在在2.54mm 输入接头和 ADC 本身之间更加直接。 注意：正如我在上一篇文章中提到的、我正在使用 IO 扩展器为我的5V 基准提供可编程(即开/关)上拉电阻器。 如图所示的布局、IO 扩展器将放置在电路板的反向侧(未显示)； 每个模拟信号布线上的过孔将信号布线连接到相应的1k Ω 上拉电阻(然后连接到 IO 扩展器上的相应通道)。
图1：将运算放大器移至电路板反向侧的当前布局。 注意：PWR 和 GND 过孔尚未放置。
让信号迹线通过过过过过孔会导致任何问题吗？ 我知道、在较高的频率下、可能会引入一些天线类行为、过孔的阻抗特性与标准布线的阻抗特性不同、但我认为在不使用过孔的情况下、无法将布线连接到上拉/IO 扩展器电路。
我过去使用过 MCP23017 IO 扩展器、现在也计划在这里使用它们。 我想我会选择4个8通道 IO 扩展器、而不是2个16通道 IC、因为每组8个过孔的走线会更简单、更短。 最后一个问题：您能否推荐一个可耐受5V 电压且每通道可提供>10mA 电流的 TI 8通道 IO 扩展器？
一如既往的感谢！
