Other Parts Discussed in Thread: ADS5294, LMK04826
我知道采样时钟抖动和 SNR 之间的关系。 如果我使用时钟发生器器件、我不清楚应该使用哪种抖动规格来估算/计算系统的 SNR 降级。 例如、时钟发生器数据表(si5338)给出了随机抖动、确定性抖动、周期抖动以及随机抖动和确定性抖动的组合估算总抖动。
我看到的比较论文似乎只使用随机抖动、但不确定为什么不使用总抖动。 对于我应该用于 SNR 的抖动规格、您有什么建议吗？
谢谢、
Bob
尊敬的 Bob：
感谢您发送给我们的 si5338器件信息。
其数据表显示、器件可 提供典型值为0.7ps 的时钟抖动。
但是、该抖动规格 不够低、无法确保 ADS5294器件的 SNR 性能
(例如、当 ADS5294以80MSPS 运行时钟
输入信号频率为65MHz。) 以获得与 SNR = 70.7dB 一样好的结果
此结果已显示在 ADS5294数据表中。
请 看下面的图片：
下面是解释如何选择低抖动时钟以实现 ADS5294 SNR 性能的原因。
请看下面的图5
也已修改为用于 ADS5294器件的 SNR 测量。
所示的图5图来自 TI 网站链接：
有关 更多详细信息、请参阅该网站。
该图显示了产生的 ADC SNR (即已应用于 ADS5294 ADC SNR 的总抖动)
受热噪声(ADC 内部)和时钟抖动(例如来自外部时钟发生器)的限制。
此处、我们假设时钟抖动(t_jitter) 为0.4ps (= 400fs)性能。
有 一条虚线(黑色)显示"FIN"(输入信号频率)以65MHz 运行。
然后、我们 可以看到生成的 ADC SNR 性能约为71dB (当 fin 为65MHz 时)。
然后 、与 ADS5294数据表相比、SNR 测试结果为70.7dB (非常接近71dB)
(当 fin 为65MHz 时)。
这意味着、为了使 ADS5294 SNR 获得更好的70.7dB 性能、
然后、我们需要提供输入时钟源的抖动必须 小于或至少等于 0.4ps 规格。
因此、这就是 Si5338器件的时钟抖动对于使用 ADS5294器件而言过高的原因。
非常感谢！
祝你度过美好的一天！
此致、
陈
尊敬的 Bob：
你过得怎么样？
如果您现在 正在使用 si5338器件 注入一个基准时钟
然后为中的 ADS5294 CLK 生成多个低抖动输出时钟
或不同的输出时钟频率以供其他器件使用。
或者、如果您考虑寻找其他 较低抖动 时钟发生器
这也是频率可编程的。
TI 有一个低(清除)抖动时钟 LMK04826器件。
请查看数据表中的以下数据：
请看一下。
非常感谢！
祝你度过美好的一天！
此致、
陈
