• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 1 订户
  • 视图 424 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC38J84EVM：SYNC 不稳定

admin
Guru**** 2378650 points
Other Parts Discussed in Thread: ADS42JB49EVM, DAC38J84EVM, ADS42JB49, DAC38J84
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/737012/dac38j84evm-sync-not-stable

器件型号：DAC38J84EVM
主题中讨论的其他器件：ADS42JB49EVM、 ADS42JB49、 DAC38J84

您好！

我已连接 DAC38j84EVM 和 KC705。 DAC 配置为 LMF_148、DAC 输入数据速率为39.0625MSPS、DAC 输出数据速率为156.25MSPS、线路速率为3.125Gbps。 外部时钟频率为312.5MHz、由 ADS42JB49EVM (SMA 输出时钟端口)生成。

在 FPGA 上、我看到 SYNC 不稳定并且正在切换。 DAC 警报显示弹性缓冲区溢出设置。 如果为 SYNC 请求禁用了此错误、则表明链路稳定。 导致此误差的原因是什么？

我已附上 DAC 配置文件 e2e.ti.com/.../GUI_5F00_DAC38j84_5F00_148_5F00_3p125GBPS.cfgAlso、我需要对 DAC 采样率进行澄清。 我通过2个 KC705板连接了 ADS42JB49和 DAC38j84。 我的 ADC 采样率为156.25MSPS、线路速率为3.125G (LMF_221)。 为了使 DAC (LMF_148)具有相同的采样率和线路速率、输入数据速率和输出数据速率的有效配置是什么？

ADC 为14位和 DAC 16位、会导致任何问题？  

我们非常感谢您的帮助。  

谢谢、

Iranna

  • 0
    TI__Guru**** 2378650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我尝试将 K 值从5更改为14、并将 RBD 值更改为 K-1。对于此设置、我看到 SYNC 是稳定的。 但是、当我尝试 K 作为15、RBD 作为14同步切换时。
    我想知道、设置 K 和 RBD 值是否有任何关系。
  • 0
    TI__Guru**** 2378650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Irano、
    以下有关 JESD204B 的培训材料将帮助您了解释放缓冲区点以及与 K 值的关系(即每个多帧或 LMFC 周期的帧数)。
    www.ti.com/.../slap159.pdf

    JESD204B 文档(JEDEC 网站上提供、只要您注册即可免费下载)还讨论了最佳的 RBD 设置、并在 JESD204B 链接上提供了各种图示。

    －Kang
  • 0
    TI__Guru**** 2378650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你好，Kang，
    感谢您的回复。
    我将仔细研究这些材料、然后返回给您。 请您也向我说明以下问题

    我已附上 DAC 配置文件 Gui_DAC38j84_148_3p125GBPS.cfgAlso、我需要对 DAC 采样率进行澄清。 我通过2个 KC705板连接了 ADS42JB49和 DAC38j84。 我的 ADC 采样率为156.25MSPS、线路速率为3.125G (LMF_221)。 为了使 DAC (LMF_148)具有相同的采样率和线路速率、输入数据速率和输出数据速率的有效配置是什么？

    ADC 为14位和 DAC 16位、会导致任何问题？
  • 0
    TI__Guru**** 2378650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Iranna、

    您可以阅读有关 ADC 和 DAC 基础知识的一些培训材料。 我认为您所指的数据速率是 ADC 和 DAC 之前基带的数据速率(也是抽取之后和插值之前)。

    如果您讨论的是此类数据速率、并且为了使线路速率匹配、JESD 的 LMFS 也很可能必须匹配。 DAC JESD 速率与您的案例中的 ADC JESD 速率匹配的原因是 DAC 具有4个转换器、而 ADC 具有2个转换器、因此即使 LMFS 匹配的速率也不匹配。

    关于输入数据速率和输出数据速率的有效配置、我不确定您来自何处。 这些速率由用户根据系统要求选择和决定。 如果没有系统要求、所有模式都非常有效。

    一些材料为：
    www.ti.com/.../slaa523a.pdf

    ADC 为14位而 DAC 为16位将是您的应用中的信噪比要求(SNR)。 这同样取决于您的终端应用要求。 TI 无法为您做出决定。 抱歉。

    －Kang