This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC38RF82:PLL 解锁警报

Guru**** 2392095 points
Other Parts Discussed in Thread: DAC38RF82

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/734088/dac38rf82-pll-unlock-alarm

器件型号:DAC38RF82

您好!

我对 DAC38RF82的 PLL 解锁警报有疑问。

(PLL 解锁警报=添加0x05位0)

1.您能告诉我如何屏蔽 PLL 解锁报警吗?

2.绕过内部 PLL 时 PLL 解锁报警是否有效?

此致、

Kaede Kudo

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Kaede、

    我已将您的问题转发给设备所有者、他应尽快回复您。

    优素福
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Yusuf - San、

    感谢您的评论。

    我将等待他的反馈。

    此致、

    Kaede Kudo

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Kaede、

    这没有掩码。 如果内部 PLL 被旁路、这个警报仍然被设定。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    JIM-SAN、

    感谢您的回答。
    很抱歉我的回复很晚了。
    我理解您的意见。

    我有一些我想问你的问题。

    [问题]

    当内部 PLL 处于旁路状态并且发出 PLL 解锁错误时、输出是否消失?
    除 PLL 解锁错误外、没有其他错误。

    此致、

    Kaede Kudo

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../DAC38RF82_5F00_NCO_5F00_CW.pptxKaede、

    输出不应消失。 您能否仅启用 NCO 来查看是否获得有效输出? 按照本测试随附的说明进行操作。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jim-San、

    感谢您的快速回复!

    我们在下面的测试中确认了输出。

    快速入门- DAC RESETB 引脚切换

    快速启动-加载默认点击

    低级 VI - Open Config -(附加文件)

    e2e.ti.com/.../181009_5F00_DAC38RF82_5F00_Test-Config.cfg

    数字(DAC A)-使能混频器路径 AB

    数字(DAC A)- NCO 路径 AB 使能

    数字(DAC A)- NCO Sampling=4000、NCO=1000、Phasy=0⇒更新 NCO

    数字(DAC A)-常量输入使能、常量值=3FFF

    数字(DAC A)-输出和选择器-添加路径 AB  

    数字(DAC A)-输出总和选择器-添加路径 AB 样本(相邻)

    数字(DAC B)-使能混频器路径 AB

    数字(DAC B)- NCO 路径 AB 使能

    数字(DAC B)- NCO Sampling=4000、NCO=1000、Phasy=0⇒更新 NCO

    数字(DAC B)-常量输入使能、常量值=3FFF

    数字(DAC B)-输出和选择器-添加路径 AB  

    数字(DAC B)-输出和选择器-添加路径 AB 样本(相邻)

    我们的客户通过类似的测试确认了输出。

    但是、观察到 PLL 解锁警报。

    (他们使用的不是 EVM、而是原始电路板)

    但是、如果您从上述过程中更改以下内容、您将无法检查输出。

    -恒定输入=禁用

    - FPGA 的恒定输入

    此时、观察到的唯一警报是 PLL 解锁警报。

    因此、我们认为在设置 Serdes Lane 和 JESD 时没有错误。

    我以为没有输出的原因是 PLL 解锁警报、但我在您的评论中理解不是这样的。

    是否有任何其他设置会影响输出的存在或不存在?

    感谢您的合作。

    此致、

    Kaede Kudo

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Kaede、

    为了帮助我解决此问题、请提供以下信息:

    DAC 采样率

    2.内插因子

    3. LMFS 设置

    4. K 设置

    5 SYSREF 频率

     6. IQ 对数或实际数据输入

    此致、

    Jim  

      

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jim-San、

    感谢你的答复。

    DAC 采样率= 4G

    插值因子= x2

    3. LMFS 设置= 8212

    4. K 设置= 32

    5 SYSREF 频率= 3.125MHz

     6. IQ 对数或实际数据输入= 2.

    此致、

    Kaede

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jim-San、

    我拜访了客户。
    我发现客户使用的 FPGA 设置不正确。
    没有反馈表明客户已有输出、但我们将关闭此主题。

    感谢您的大力支持!

    此致、

    Kaede Kudo