• 状态
  • 已锁定 已锁定
  • 个回复 1 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 209 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC39J84EVM：无法在 ADC/示波器上复制从 DAC 发送的图形以及实现整数采样率的方法

admin
Guru**** 1812430 points
Other Parts Discussed in Thread: DAC39J84EVM, ADC12DJ3200, DAC39J84, LMK04828
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1181073/dac39j84evm-unable-to-replicate-the-pattern-sent-from-dac-on-adc-oscilloscope-and-ways-to-achieve-integer-sampling-rate

器件型号：DAC39J84EVM
主题中讨论的其他器件： ADC12DJ3200、 DAC39J84、 LMK04828

大家好、

我们将发送一个模式(随附的屏幕截图)，其峰值为25MHz，中心频率为200MHz 的宽带，如使用 DAC39J84EVM 和 DAC 设置的屏幕截图所示，如所附的图所示。 通过在 GUI 上加载外部图形文件(.csv 格式)将图形发送到 DAC、并附加该文件以供参考。 我们通过将 SMA 光纤直接从 DAC 连接到 ADC 的输入通道、将此模式直接发送到 ADC12DJ3200。 从 ADC 观察到的频谱和时域代码如下图所示。  输出时域的.csv 文件也已附加。 ADC 上的预期输出应该是 DAC 发出的模式、但两者之间存在明显差异。 我们在频谱分析仪和示波器上检查了 DAC 的输出、结果与 ADC 相同、这表明 DAC 的输出与发送的结果不同、并显示在 DAC GUI 上。 这是否有任何具体原因？  

此外、关于 DAC 的采样率为2.8GSPS、但当通过 GUI 进入时、我们能够访问最大值为1228.8MSPS (DAC 数据输入速率)、我们如何访问 DAC 的完整采样率。 此外、是否有办法将 DAC 数据输入速率设为1GSPS 或某个整数值、因为这对我们的实验非常方便？ 为此、我们需要做哪些更改、这是我们在 ADC 上获得此类结果的原因(DAC 无法以1GSPS 的速率进行采样)吗？

感谢您的考虑并期待您的回应。

DAC settingsTime domain and frequency spectrum (sent from DAC))e2e.ti.com/.../I-and-Q-signals-RRC-filter.csve2e.ti.com/.../Faulty_5F00_Pattern_5F00_Recieved.csvoutput frequency spectrum from ADCoutput from ADC time domain

  • 0
    TI__Guru**** 1812430 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好：Vaibhav、
    正如您在第一幅图像中看到的、由于该宽带信号的性质、DAC 输出的平均代码摆幅约为10个代码。 这在 ADC 或示波器上很难拾取、并且需要具有极低本底噪声的高动态范围器件。 首先、您能否使用单音调 DAC 输出重复测试？ 这将确认 DAC 已针对此工作模式进行了正确配置。

    关于 DAC 采样率、在1倍插值时、该 DAC 的最大采样率显示为1250MSPS。 这是由于 JESD204B 接口的12.5Gbps 串行器/解串器限制所致。 为了在较高频率下进行采样、需要进行一些内插、这将减少 DAC 的 IBW。 请参阅 表11。 DAC39J84数据表的 DAC39J84速度限制、以查看串行器/解串器速率与插值与 JESD 通道数的细分。

    遗憾的是、在使用板载时钟(和/或未进行修改)时、无法实现以 GSPS 为单位的舍入数的采样率。 此 EVM 具有适用于合成时钟输出 LMK04828 PLL2的122.88MHz 晶体振荡器参考。 除非您愿意将此122.88MHz 晶体振荡器替换为100MHz 晶体振荡器、否则实现此目的的唯一其他选择是 通过移除 JP2跳线来修改外部 PLL 参考的 EVM、移除 C82、移除 R177、填充 R185、填充 R186、 填充 C92。 这将使来自 J17的信号用作外部 PLL 基准、您可以提供100MHz 的频率。 这对您在 ADC 上看到的结果没有影响。  

    此致、Chase