This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1182147/ads42lb69-how-to-change-adc-sampling-rate
我正在使用 ADC (ADS42LB69)、16位的项目中工作。 我想知道如何更改 ADC 的采样率、因为根据规格、最小值为10MSPS、最大值为250MSPS。 我的项目中使用的输入时钟频率为50MHz。 那么、如何通过将输入时钟频率保持在50MHz 来更改 ADC 的采样率。 那么、您能否告诉我、如何继续。
您好、Ajay、
该器件不包含片上 PLL、因此为了实现更快的采样率、只需增加 ADC 的输入采样时钟即可。 您可以通过减少采样时钟或利用内部时钟分频器功能来降低采样率。 此函数允许1分频、2分频或4分频模式、并根据寄存器0x06中的值将应用的采样时钟减少所选的量。 此函数用于现有采样时钟超过此器件最大采样时钟的系统、但没有理由在您的情况下不允许25MHz 时钟或12.5MHz 时钟。 有关时钟分频器设置、请参阅第8.6.1.1节寄存器6 (偏移= 06h)[复位= 80h]。
此致、Chase
谢谢 Chase、
我将尝试继续上述解决方案建议。
