[参考译文] DAC8718：输出的意外 POR 行为

尊敬的 Adam：

欢迎使用 E2E、感谢您的提问。 我将检查 EVM 的测试条件、并在本周结束前返回我的结果。

希望这对您来说没问题。

此致、
Uttam Sahu
精密 DAC 应用工程师

尊敬的 Adam：

我无法找到时间来检查您的测试案例。 我将在下周二结束。 我对拖延表示歉意。

此致、
Uttam

Uttam、

感谢您的更新。  我一直在为更多的蛮力解决方案而并行工作。  我的想法是保持#CLR 为低电平、手动设置不正确的寄存器(OFFSET_A 和 B)、释放 CLR 并发送锁存命令、以避免输出电压上出现任何毛刺脉冲。

如果我执行上述过程、当我发出 LD 命令(在 A/B 和 LD 位为高电平时、REG_WRITE 至 CFG)时、我会在输出电压上看到~5us 4.5V (ish)干扰。  有趣的是、每次我发出 LD 命令时都会出现这种干扰、即使在快速火灾中也是如此、这会使我完全困惑。  几乎就像运算放大器的+leg 在 LATCH 命令之前被馈送、而-leg 在 LATCH 命令处获得电压一样。  总之、整体效果要好得多(不是12 + V)、但它仍然能够影响我的下游器件。

然后、我花了一些时间查看了数据表、并在第10页的功能方框图的右侧看到了这种方便的小开关(在第40页上有一张极其相似的图片)。  如果该图对电路准确无误、我似乎可以向 CONFIG 寄存器中的两个 PD 位都写入1、执行所有寄存器按摩、抛出 LD 引脚(也可以向 PD 写入1) 等待一 ms 以在内部稳定、然后清除 PD 位。   

实际上、这与我在使用 LD 命令时遇到的输出干扰相同、无需提前关闭组电源。  因此、我假设此开关的实现方式与图中所示的不同(即不在运算放大器的输出端、它与输出引脚之间没有其他关系)。

这正是我现在的位置。  我仍然非常希望使 POR 响应准确地显示在数据表中、但我尝试使用我可用的控件将此电路变为形状(成功的有限)。

Adam

尊敬的 Adam：

我对拖延答复表示歉意。 我在 EVM 上对此进行了测试、并发现当电源定序出现问题时会发生类似的行为。 我无法从您的原理图中获取任何电源定序信息。 请参阅数据表中的第44页、并检查您是否遵循该内容。 我认为这应该可以解决您的问题。

请告诉我上述修复后问题是否仍然存在。

此致、
Uttam

Uttam、

很抱歉、我的回复很晚、我忙于其他火灾...  我发布的初始文档在第二页上有 DAC 电源轨的序列发生器、这些排序标志的输出进入特定稳压器上的使能端。  我在原始文章中告诉过您我们的电压定序、但我也会将其粘贴到这里。

" 我们的电源也由 LM3880MF-1AA 芯片明确定序。  在 FLAP-A1 (IOVdd)上使用3V3 (2)、在 FLAP-A2 (DVdd)上使用5V (2)、在 FLAP-A3 (AVdd)上使用16V5、在 FLAP-A4 (AVss)上使用-16V5、在 FLAP-A5 (REF)上使用我们的基准。"

我还告诉过您我也在使用 EVM 进行定序的设置。

"我已将 EVM 连接到工作台电源、其中电源上的 IOVdd=DVdd=5V、电源上的 AVdd =16.5V、 在电源上 AVss =-16.5V、并使用板载5V 基准、同时导通5V 序列-> 16.5V ->-16.5V、并且行为相同。"

EVM 定序由手动开启电源的人员完成、因此没有严格的时序。

据我所知、我遵循 P44上规定的顺序。

Adam

Adam、

我在 EVM 上执行了与您提到的相同的电源定序、但我没有发现任何问题。 只有在+/-16.5V 导通后打开5V 至 MMB0时、我才注意到您描述的问题。

我想我们可能缺少一些东西。 为了进行苹果对苹果的比较、让我们使用 EVM 进行调试。 您能否在以下条件下测量 EVM 上的 VREFA、VREFB、OFFSETA 和 OFFSETB：

在+/-16.5V 电源之后、MMB0 5V 电源打开
2.MMB0 5V 电源在+/-16.5V 电源之前打开

此致、
Uttam

Uttam、

我们发现电路板上的电源轨出现了一个重大问题。 我们的5V (DVDD)被限制在60mA (由 ILIM 提供)和150mA (由芯片提供)。  当我们启动-16V5电源轨时、我们看到随着 AVss 电源轨的上升、5V 电压下降到负电压大约10ms。  当5V 电压轨降至最低点时、DAC 内部会有一些东西释放、5V 电压轨会反弹。  DAC 芯片是5V 和-16V5电源轨服务的唯一场所(两个电源轨都不会进入电路板上的其他任何位置。)

这解释了"不良定序"结果、即使两个电源轨最初按正确的顺序启动、-16V5会使 DVDD 电源轨闪烁、然后在 AVss 之后出现。  

发现这种行为后、我从系统中移除了5V 电压轨(移除了输出电感器)、并使用工作台电源将该电压轨推入。  如果我们将电源扼流至5V@300mA、我们会发现工作台电源将保持5V、但在接近450mS 的情况下、从5V 电源轨流出的电流为180mA。  如果我们将电源扼流至5V@150mA、OCP 将启动工作台电源、电源轨将在500ms 内下降至大约2.5V@150mA。  最后一项测试将电源的电流限制设置为60mA (以模拟电路板为基)、当-16V5导轨开始启动时、5V 电源在大约50mS 内崩溃接地、电流消耗消失、电源轨快速反弹至5V。

我们怀疑 DAC 内部的2个电源轨之间存在一些相互作用、因为这2个电源轨仅连接到我们的 DAC (3)。  由于我们使用的是 QFN 器件、因此引脚提升能力有限、因此我们将5V 走线(引脚17和42)剪切到板上的3个 DAC 中的一个(全部连接到相同的电源并基于 Altium 中的相同确切模板)。  当我们这么做时、在-16V5导通期间、5V 电源轨上消耗的电流为120mA、是3个 DAC 连接电流的2/3。  因此、似乎我们在所有3个 DAC 上都看到了相同的行为。

我已经对器件的原理图和布局进行了擦除、看不到任何违反数据表的内容。  我们最大的怀疑是、与 AVss 相连的暴露焊盘是我们的不幸之源。  在 P11的脚注中给出的有关该焊盘的指导有一点不稳定性：

'散热焊盘在内部连接到基板。 此焊盘可连接到 AVSS 或保持悬空。 尽可能将散热焊盘与数字接地分开。"

我让我们的技术人员用 Kapton 覆盖焊盘填充其中一个 DAC、以便我们可以测试这一理论。  除此之外、我对正在发生的事情有些损失。  我们知道这是这两个电压轨之间8718内部的相互作用(基于我们的隔离测试)、但我们已经解决了可能的问题。

感谢您的帮助、

Adam

Uttam、

在发现下面描述的问题并发现我们在电路板上看到的 EMV 上的 DVdd 和 AVss 之间没有这种交互之后、我在 EVM 上运行了测试。 我们首先从工作台电源运行测试、然后从生成的电源轨上为 EVM 供电、没有不良交互。

由于我们使用的是 QFN 封装、因此 EVM 和我们的解决方案之间的最大区别在于散热焊盘、因此我们尝试断开设计中的焊盘以进行测试。 问题是我们的布局人员很好、并将该焊盘连接到了 AVss。。。 ；)

Adam

Adam、

很高兴知道您能够在调试方面取得一些进展。 让我们看看连接到散热焊盘的 AVSS 是否是问题所在、在这种情况下、我将获取反馈以更新数据表。

另一个疑问-我不怀疑您是否已经提到过这一点、但您看到的是跨电路板的行为、对吧？ 请确保这不只针对一个电路板。

同时、是否可以共享 DAC 周围布局的快照？ 我将尝试看看是否还有其他机制可以在这里发挥作用。

此致、
Uttam

附加的是布局视图。  第一张照片是一个带有所有层的尖头。  第二个是顶部和丝绸。  第三个是顶部隔离。  第四是针对引脚和方向进行放大的芯片。

Adam

e2e.ti.com/.../TI_2D00_Layout.docx

感谢 Adam 提供布局信息。 我将进行分析、并在星期一之前返回。

此致、
Uttam

尊敬的 Adam：

我从设计团队那里得到一些提示、即该器件在启动期间需要 DVDD 引脚上具有更高的电流。 您可以在测试中尝试该方法。 但是、我无法获得电流的确切数字。

请告诉我这是否有帮助。

此致、
Uttam

尊敬的 Adam：

您是否有机会在 DVDD 上使用更高的电流限制进行测试？ 如果您有一些发现、请告诉我？

此致、
Uttam

我们有的。  我们有3个 DAC 连接到我们的电源轨、我们发现、正是在 AVss 电源轨启动时、DVdd 每个 DAC 的拉电流约为60mA、持续约350mS。

Adam

我们对一些电路进行了重新组织、以消除5V (2)电源轨(我们将其用于 DVDD、但它的大小是根据数据表要求确定的、而不是启动时未记录的高电流、因此会发生故障)。  我们最终切断了5V 电源轨、并使用我们的3V3 (2)电源轨同时为 IOVdd 和 DVdd 供电。  为此、我们必须将基准电压(最初为4.096V 至1.8V)更改为新的 DVDD 下。  既然我们可以在不将 DVDD 轨驱动到 OCP 的情况下启动芯片、我们就会看到电源轨的初始锁存存在一些奇怪的行为。

由于我们看到芯片出现了不正确的偏移、因此我们将手动设置 寄存器以执行操作。

代码如下所示：

bool DAC8718_Initialize()

｛   

  DAC8718_RegisterLoad (All_DAC、DAC_Write、DAC_Addr_CONFIG_REG、DAC_Data_CONFIG_REG_DEFAULT)；

  DAC8718_RegisterLoad (All_DAC、DAC_Write、DAC_Addr_OFFSET_A、DEFAULT_6_OFFSETDAC_CODE)；

  DAC8718_RegisterLoad (All_DAC、DAC_Write、DAC_Addr_offset_B、DEFAULT_6_OFFSETDAC_CODE)；

  DAC8718_RegisterLoad (All_DAC、DAC_Write、DAC_Addr_DAC_broadcast、0x8000)；

  DAC8718_RegisterLoad (All_DAC、DAC_Write、DAC_Addr_CONFIG_REG、DAC_Data_CONFIG_REG_DEFAULT | 0x4000)；

  返回 true；

｝

我们在中间进行一些检查、以确保值卡住、但为了清晰起见、我已将其删除。  本质上、我们将所有值设置为0V、然后将这些值向前锁定。

如果我运行该代码、我在 DAC 输出引脚上得到的结果是：

为什么它在达到它应该达到的0V 之前运行高达9V？  这为什么会超过3xVref (在我们的案例中为5.4V)？

如果我通过更改广播线路在初始化时将其驱动到地面：

  DAC8718_RegisterLoad (All_DAC、DAC_Write、DAC_Addr_DAC_broadcast、0x0000)；

我在 DAC 输出引脚上看到这一点：

为什么它会变为低电平是积极的？

如果我将广播线路更改为在引导时将 DAC 驱动为高电平：

  DAC8718_RegisterLoad (All_DAC、DAC_Write、DAC_Addr_DAC_broadcast、0xFFFF)；

我看到：

它被人为地削波、但为什么会过冲？

总而言之、该 DAC 运行不正常...

Adam

Adam、

这看起来像是电源完整性问题。 我们通常不会看到如此大的代码对代码干扰。 您能否在此转换期间绘制电源图？

此致、
Uttam

那么、这里是3个捕捉器。  在每种情况下、黄色(底部迹线)是 DAC 的输出。  红色(ish)是3V3电源轨、即 IOVdd 和 DVdd。  蓝色表示16V5 (AVdd)、绿色表示-16V5导轨(AVss)。  为方便起见、将它们的接地端显示在同一位置。   

当我们将输出设置为0V (0x8000)时、第一条布线为：

尽管干扰很大、但这里的电源轨似乎没有任何困扰。

接下来是进入最大电源轨的代码。  我们的基准电压现在为1.8V、因此这应该是~5.4V (我必须将范围缩小到5V/div 才能得到整个过冲)：

同样、电源轨似乎没有任何问题。

最后、我们将其设置为-5.4V 的底限(0x0000)：

同样、电源轨看起来相当稳定、即使我们有这种干扰在降至预期输出电压之前会继续运行。

Adam

Adam、

让我与团队一起检查这个问题、然后返回。 顺便说一下、输出负载是多少。 您能不能尝试放置 RC 负载、看看这是否会减小。 您可以使用5k || 200pF 之类的东西

此致、
Uttam

下面是5.1k//220pF 作为负载/去耦合器时的结果。

使用负载：

无负载时：

我看到220pF 的工作原理、但负载的影响通常并不是矫正响应的结果。

Adam

尊敬的 Adam：

就 DAC 而言、您观察到的干扰非常不现实。 我不是很确定是什么原因导致了这种情况。 DAC8718是一个旧器件、我要做的最后一件事是对器件产生怀疑。 您能否了解输出和电源之间是否存在任何耦合？ 您还可以在 EVM 和其他电路板上检查相同的条件。

此致、
Uttam