• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 1 订户
  • 视图 208 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1282：首次转换结果的时间

admin
Guru**** 2611705 points
Other Parts Discussed in Thread: ADS1282

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/674698/ads1282-time-to-first-conversion-result

器件型号：ADS1282

您好、TI

    我对 ADS1282有疑问：

1.从 CPU 发送收集指令到接收第一个简单指令、花费的时间是一个常量值还是一个非固定值？

如果时间是一个常量值、该值是多少？ 或者如何测试该值？

如果时间不 是恒定值、它是否有一个值范围？如何 测试该值？

此致、

  • 0
    TI__Guru**** 2611705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Starryfree、

    我可以帮助回答您的问题...

    当您启动 ADC 转换时、从转换开始到/DRDY 变为低电平之间将有一段非常不确定的时间。 ADS1282数据表的表10中显示了一些有关这方面的时序信息。 确切的时间将取决于配置的数据速率以及您为 ADS1282提供的 fclk 频率。

    请注意、RDATA 命令不会启动转换过程、但仅有助于在转换完成后计时数据。 要开始转换、请确保应用 CLK 并将/PWDN、/RESET 和/SYNC 引脚设置为高电平。

    此致、
    Chris
  • 0
    TI__Guru**** 2611705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Christopher Hall

       非常感谢您的回答、现在我还有另一个问题。

       设置为采样间隔为1ms、收集60000个样本以保存一个 txt 文档。

       我们发送指令、开始采集、 第一个简单接收标记为文件名的时间戳，例如20180326_181629_00000000。通常、下一个文档的时间戳应为20180326_181729_00000000 (例如1ms x 60000=1minute)、 但实际测试结果为20180326_181729_00000526。

       以下是持续默认30分钟：

    20180326_181629_00000000

    20180326_181729_00000526

    20180326_1829_00001052

    20180326_181929(2010)

    20180326_182029_00002106

    20180326_182129_00002631

       因此，后一个文件的时间戳比前一个文件有500us 以上。。

    问题1：时间戳差异的可能原因是什么？
    问题2：如果 SPI CLK 频率> 2.048MHz、会发生什么情况？

  • 0
    TI__Guru**** 2611705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Christopher Hall  

       感谢您的回复！

       如果我将 ADS1282采样间隔设置为1ms、 则默认数据为60000、实际花费的时间是 1分钟还是1分钟以上？ 我应该如何计算花费的时间？

  • 0
    TI__Guru**** 2611705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Starryfree、

    我不确定我是否完全了解您的硬件设置以及额外500us 的来源。 我认为需要考虑两种可能的延迟...

    1. 当启动 ADC 转换时、第一个稳定的转换结果在~63转换周期内出现。 您可以认为 FIR 滤波器具有63个抽头、因此滤波器输出计算仅在收集63个转换结果后才准确。 如果您在样本之间或数据集(文件)之间重新启动 ADC 转换、则时间戳中将包含此延迟。

    2. ADC SPI 接口和您的 PC 之间存在多大的硬件延迟？ 来自 ADS1282的数据是否会传输到 MCU、然后通过 USB 传输到 PC？ 如果是、则 SPI 和 USB 接口会出现一些接口延迟。 USB 接口延迟可能不是最一致的、因为您的操作系统通常会对哪些设备可以使用 USB 总线以及何时进行调度和确定优先级。

    关于 ADC 时钟、更改时钟频率将更改 ADC 的有效数据速率。 ADS1282数据表中列出的所有数据速率均以标称4.096MHz 时钟为基准。

    此致、
    Chris

  • 0
    TI__Guru**** 2611705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Christopher Hall

    这个问题已经解决、非常感谢您的支持！

    此致

  • 0
    TI__Guru**** 2611705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Christopher Hall

    当您启动 ADC 转换时、从转换开始到/DRDY 变为低电平之间将有一段非常不确定的时间。 ADS1282 数据表的表10中显示了一些有关这方面的时序信息。 确切的时间将取决于配置的数据速率以及您为 ADS1282提供的 fclk 频率。

     您是否意味着如果 fdata=1000、fCLK=4.096M、则时间表发送命令以接收第一个简单指令为62.98046875/1000 + 468/4096000=0.6299s？

    此致！

  • 0
    TI__Guru**** 2611705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Starryfree、

    正确！ 该公式适用于 FIR 滤波器、表35中的公式适用于正弦滤波器。

    因此、如果您正在(重新启动) ADC 转换、您应该会看到/DRDY 在该时间之后变为低电平。 如果您没有监控/DRDY、则可以估算数据转换完成的时间。 我说"近似值"、因为您可能需要考虑时钟频率误差。

    此致、
    Chris

  • 0
    TI__Guru**** 2611705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Christopher Hall  

    感谢你的帮助！

    此致！