请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:ADS7049-Q1 在数据表中、它提到25ns 是数据有效延迟的最大值。 当 SPI SCLK 速度高于20MHz (设置时序和保持时序无裕量)时、它实际上会导致读取数据时出现问题。 是否存在下限? 或者对于 SCLK >20MHz,是否需要在控制器端延迟? 谢谢!
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
在数据表中、它提到25ns 是数据有效延迟的最大值。 当 SPI SCLK 速度高于20MHz (设置时序和保持时序无裕量)时、它实际上会导致读取数据时出现问题。 是否存在下限? 或者对于 SCLK >20MHz,是否需要在控制器端延迟? 谢谢!