• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 3 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 40 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS7049-Q1：延迟时间：SCLK 下降至 DOUT 最大值上的数据有效 25ns。 是否有下限？

admin
Guru**** 1125150 points
Other Parts Discussed in Thread: ADS7049-Q1
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/674315/ads7049-q1-delay-time-sclk-falling-to-data-valid-on-dout-max-25ns-is-there-a-low-limit

器件型号：ADS7049-Q1

在数据表中、它提到25ns 是数据有效延迟的最大值。 当 SPI SCLK 速度高于20MHz (设置时序和保持时序无裕量)时、它实际上会导致读取数据时出现问题。 是否存在下限？ 或者对于 SCLK >20MHz，是否需要在控制器端延迟？ 谢谢！

  • 0
    TI__Guru**** 1125150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    器件型号：ADS7049-Q1

    您好！

    在数据表中、它提到 SCLK 下降到 DOUT 上有效的数据为 MAX。 25ns。 当 SCLK 速度>=20MHz (设置和保持时序)时、这种不确定性会导致在控制器侧读取数据时出现问题。 该值是否有低限？ 还是需要在控制器侧实施延迟以确保满足时序要求？ 谢谢。

  • 0
    TI__Guru**** 1125150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    王

    欢迎来到 TI E2E 论坛！

    你是对的。 ADS7049-Q1在 SCLK 的下降沿启动数据、通常情况下、控制器会在随后的上升沿捕获数据。 但 SCLK 到 DOUT 延迟为25ns 时、上升沿的数据可能无法及时提供。

    在使用更快的 SCLK 的情况下、有两种方法可以解决此问题。

    1.在控制器上实施延迟、如您所述。

    2.将 SPI 视为全周期接口-在 SCLK 的下一个下降沿捕获数据。

    希望这能有所帮助。

    此致、
    Sandeep
  • 0
    TI__Guru**** 1125150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Sandeep、

    非常感谢您的回答！