This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM98714:LM98714复位时序和 SPI 压摆率标准

Guru**** 2534410 points
Other Parts Discussed in Thread: LM98714

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/670356/lm98714-lm98714-reset-timing-and-spi-slew-rate-criteria

器件型号:LM98714

您好专家。

您能不能帮助提供 LM98714规格
1、复位时序技术规格
2.不同 CLK 频率下的 SPI 压摆率标准。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Alex:

    请允许我联系分配给此产品的工程师。 希望在2013年3月之前得到答案。

    此致、
    Aaron
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Alex:

    我将在下周初回答您的问题,因为这些是非规格项目,所以它将基于基准分析。

    此致、
    Costin
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Costin

    您是否在基准分析中获得了复位时序和 SPI 压摆率标准的结果。

    此致、

    Alex

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Alex:

    LM98714 SPI 旨在实现高达主时钟 INCLK 的快速时钟频率。

    对于 快速 SPI 时钟、 外部 SPI 驱动器不应违反规范设置和保持时间。

    如果驱动器 SCLK TR/TF 非常慢且主时钟关闭、SPI 将不工作。

    在主时钟(INCLK)打开的情况下,SPI 根据规格工作,至少达到 TR/TF=400nS。

    我的建议:

    1)快速 SPI 时钟:Tsetup>4ns、保持>1ns

    2) 2)对于极慢的 SPI 时钟:TR/TF<=100ns。

    3) 3) INCLK 应始终开启:FSPI 4个倾斜

    4) 4)您需要什么非规格复位参数:最小复位宽度?

    谢谢、

    Costin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Costin

    另请提供 LM98714的以下规格

    引脚5的复位时间范围(RESET)(最小~最大时间)。

    LVDS 输出电压范围(最小值~最大值)

    3.LVDS CLK (TXCLK) TR/TF 范围(最小~最大时间)

    4.LVDS TX 数据输出:基于 LVDS CLK 16.65MHz Txpp0~Txpp6的每个时间规格(最小~最大时间),数据表中只有 VLDS CLK 45MHz 的典型值。

    此致、

    Alex

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Alex:

    这些不是规格参数、我将在下周根据基准分析进行回复

    此致、

    Costin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Alex:

    这是一个非规格参数。 我建议的最小复位时间至少为4 INCLK。 这没有最大时间限制。

    这是一个规格参数:LVDS 输出:最小值=180mV、最大值=450mV、RL =100 Ω

    TXCLK TR/TF 受外部条件的影响:切线阻抗和损耗以及接收器负载。  基于良好 匹配系统的估算和基准测量、最快的 TR/TF 至少为1ns。 我建议不要将 其减慢至 LVDS 数据位单元(TXCLK/7)的1/3以上

    数据表具有最高频率下最严苛条件下的典型值。 在较低频率(16.65MHz)时、内部延迟的影响较小、所有这些时序按百分比表示 非常接近理想转换:n*TXCLK_PERIOD /7、其中 N 是数据位顺序。

    此致、

    Costin

    Costin