请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS1298 我们最近制作了一个原型板、意外地在其中交换了 CLK 和 CLKSEL。 目的是将 CLKSEL 拉 为高电平并使 CLK 保持悬空、但我们却这样做了。 请参阅以下内容：
数据表中没有有关 CLKSEL 是上拉还是下拉的信息、但我们无法与器件通信(尝试读取寄存器时、DOUT 线路上无活动)。 该原型的早期版本使用了扁平封装版本、因此我们知道代码和电路的其余部分都可以。
最后、由于 CLK 意外引出、我通过管道传递2.048MHz 时钟信号、但这仍然无法正常工作。 那么、CLKSEL 是否浮动只是非法状态？ 为了使器件正常工作、它需要被硬接至高电平还是低电平？
-Jamie
