[参考译文] 关于"读取 DDR 以归档" tsw14j56产品的 HSDC pro 软件中出错

显示错误日志：
------------------------------------------------------------------
错误代码：102.000000
错误描述：
读取 DDR 至文件
Timed_out_error
超时错误的可能原因：
FPGA 可能处于复位状态。
TSW 电路板未接收到来自 ADC EVM 的时钟。 请检查 D4 LED 是否闪烁。 ADC 和 FPGA 之间未建立同步。 请检查 D3 LED 是否熄灭。 同步失败的可能原因： A. ADC EVM 到 TSW 板的 JESD 参考时钟输入频率不正确。 B. ADC 和所选 INI 文件中的 JESD 配置不同。
ADC/DAC 名称：ADS54J69_2x_4222
IID：3.000000
器件配置详细信息：

[ADC]

接口名="TSW14J56REVD_firmware"
通道数= 2
\\Channel Pattern = 1-2、2-2、1-4、2-4、1-6、2-6、1-8、2-8、1-2、1-3、2-3、1-5、1-7、2-7
通道模式=1-2、1-4、1-4、1-1、1-3、2-2、2-4、2-1、2-3、1-6、1-8、1-5、1-7、2-6、2-8、2-5、2-7
数据后处理=1：32768
\\operation：操作数
\\operaion
\\0=位移
\\1=XOR
\\2=和
\\3=或
\\4=不
\\操作数
\\value (如果位右移+ve、如果位左移-ve)
\\例如0：-2、1：1024
\\bitshift 乘以左移2次、然后乘以 XOR 1024
位数=16
最大采样率= 500000000
register_Config="-"
\\[寄存器地址]：[寄存器值]：[待发送字节数]
DLL 版本=1.0
读取 EVM 设置过程="EVM 设置过程不可用"
\\Use <>作为换行符

[版本1.0]

JESD IP Core_CS=0
JESD IP Core_F=2
JESD IP Core_HD=0
JESD IP Core_K=16
JESD IP Core_L=4
JESD IP Core_M=4
JESD IP Core_N=16
JESD IP Core_nTotal = 16
JESD IP Core_S=1
JESD IP Core_SCR=0
JESD IP Core_Tailbits = 0
JESD IP Core_LaneSync=1
JESD IP Core_subclass=1
JESD IP 核心_JESDV=1
MIF 配置= 0.611G 至1.5G：RX：RX_PMA_x10、1.5G 至5.125G：RX：RX_PMA_x20
\\需要 配置的通道速率范围、PLL 类型及其 MIF 文件名的列表，用“：”分隔
\\MIF 文件需要出现在 MIF 文件文件夹下
结构 PLL 计数器= 0.611G 至1.5G：0x080808.1.5G 至5.125G：0x080404
反转同步极性= 0
\\Invert 同步极性、1：反转；0：不反转
反相串行器/解串器数据= 0
\\Invert Serdes Data、1：Invert；0：不要反转
收发器模式= 0
\\1：xcvr 模式；0：仅 TX/RX 模式
通道映射= lane0：7、lan1：4、lan2：3、lane3：0
\\LMF 模式的通道模式
组128位标志= 1
\\If 1、将对每个 DDR 中的128位进行分组、然后应用通道模式

HY、

确保连接到 TSW14J56EVM 的5V 电源能够提供至少3A 的电流。 如果该电源也连接到 ADC EVM、请确保它可以提供至少5A 的电流。 加载 LMK_Config_Onboard _983p04_MSPS 文件后、请在加载 ADC 配置文件之前按 ADC 板上的复位开关。

此致、

Jim   

您好、Jim

电源与 ADC 板和 FPGA 板的连接如下所示。

我尝试两个有关电源连接的案例。

操作步骤为：

0：分别连接 ADC 板和 FPGA 的 USB 电缆和电源电缆。

TSW14J56EVM
 1.1：通电
 1.2：打开"sw6"

ADS54J69EVM
 2.1：加载时钟配置文件 => 983p04_MSPS.cfg、
 2.2：PLL2 LED 亮起后
 2.3 按下"SW1"进行 ADC 复位
 2.4：加载 ADC 配置文件=> ADS54J69_2x_dec_lowpass_4222.cfg

HSDC PRO 还显示了与 messagee2e.ti.com/.../Error-log.txt 上发布的错误消息相同的错误消息

HY、

如果您正在使用的配置文件损坏、请尝试使用我刚刚使用硬件测试过的附加配置文件。 TSW14J56EVM .ini 文件需要位于以下位置：

C：\Program Files (86)\Texas Instruments\High Speed Data Converter Pro\14J56revD Details\ADC 文件。

如果这不起作用、请尝试《ADS54J69EVM 用户指南》中的4x 示例。 您需要将"ADS54J69_4x_2221.ini 文件复制到本帖子前面提到的位置。 如果这不起作用、请联系您的经销商以请求 更换 ADS54J69EVM。 我不确定哪个电路板可能会导致此问题、但如果需要更换、请先从 ADC EVM 开始。

此致、

Jim  

e2e.ti.com/.../ADS54J69_5F00_2x_5F00_dec_5F00_lowpass.cfge2e.ti.com/.../ADS54J69_5F00_4x_5F00_2221.inie2e.ti.com/.../ADS54J69_5F00_2x_5F00_4222.ini

你好、 Jim

感谢您提供要测试的文件。 再次显示相同的错误消息"Read DDR to file"。

我记下了 ADC 板和 FPGA 板的 LED 状态。

同样的情况也发生在中  

我如何应对这种情况？  

您好、Jim、
我有另一个新的 ADC 板(ads54j69)。 使用 FPGA 电路板(tsw14j56)进行测试后。 显示相同的错误消息。
我认为 FPGA 板出现故障。
我能否将 FPGA 板的序列号发送给您以更换 FPGA 板？
非常感谢你的帮助。

HY、

与您的分销商合作以获得更换件。 如果他们需要我们提供的任何其他信息、请告诉我、以便为您提供这款新电路板。

此致、

Jim  

你(们)好 Jim

好 的、非常感谢您的支持。

此致、

是的