[参考译文] DAC37J82：DAC37J82 JESD204B 链路？

e2e.ti.com/.../8688.DAC37J82_5F00_Fs_5F00_614.4_5F00_K_5F00_16.cfgHenry、

我在我们的实验中运行了该设置。 所使用的配置文件已附加。 将这些设置与客户使用的设置进行比较。 我们为 DAC 提供614.4MHz 时钟、为 FPGA 提供307.2MHz 时钟。 当它们遇到错误时、请让它们从地址0x65-0x6C 读取寄存器。 这将报告单个通道上的任何错误。 让它们也读取地址0x6D 以获取串行器/解串 器 PLL 上的错误状态。 我猜是他们向 DAC 或 FPGA 发送了错误的时钟频率、或同时向两者发送了错误的时钟频率。

此致、

Jim

你好、Jim

我们仍在测试 DAC37J82。
我们的问题是 SERDES PLL 未解锁。
DAC CLK 的输入频率为614.4MHz。 如果 SERDES 通道具有数据、我认为 SERDES PLL 是锁定的。

在 Config27中将 DTest 设置为1或2。
SERDES BLOCK0 / 1的输出值不显示38.4Mhz。

我应该回顾什么？

DAC37J82设置。

SerDes 通道速率：3072Mbps，
SerDes 速率：QuarterRate、
串行器/解串器 PLL=3072Mhz、
SerDes Div=1、
乘法因子=5、
串行器/解串器 REFCLK=614.4M
SerDes Lane：lane 0，lane 1
DAC_CLK：614.4Mhz
内插因子：4.

DAC37J82寄存器值

谢谢你