This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/690313/ads54j42-ads54j42-schematic-review
设计。
客户设计 ADC32J45和 ADS54J42。
ADC32J45具有设计经验。
但首先设计了 ADS54J42。
请查看 ADS54J42相关电路。
使用 ADC32J45时出现 SNR 相关问题。
请查看 ADS54J42以了解可能的 SNR 问题。
谢谢你
ADC 的电平输入固定为-10dBm。 对于 ADC32J45、可控制 Vpp 基准。(数据表53页) 我们知道、输入电平越高、SNR 越好。 但是、我们的输入电平是固定的。 如何提高固定输入电平下的 SNR？ ADS54J42是否具有可像 ADC32J45那样更改 Vpp 的寄存器值？
谢谢你。
亨利
原理图看起来不错。 什么是时钟源？ SNR 与时钟的相位噪声直接相关。 如果您想要更好的 SNR、请提供更干净的时钟。
此致、
Jim
e2e.ti.com/.../7737.Clocking-High-Speed-Data-Converters-_2D00_-3_5F00_17_5F00_2013.pptx
