[参考译文] ADC12DJ3200：JMODE0、数据格式~

e2e.ti.com/.../4048.TSW14j56_5F00_MC-firmware-design-document.pdfXuan、

不确定您要求的具体内容 、请查看随附的文档、并告知我们这是否有帮助。

此致、

Jim

尊敬的 Jim：

  首先感谢您的文档、但不幸的是、我对此不感兴趣。

  我想知道，当我获得512位数据时，如何根据数据表的表21将其分成40组 。

  例如：s0=data[31：20]；s8=data[19：8]；s16=｛data[7：0]、data[287：283]｝...

 我想有 sth。 表21错误。  

 谢谢你。

  祝你一切顺利。

           Xuan

你(们)好，Xuan
您能否共享任何显示您在 FPGA 中接收的数据的屏幕图片或表格？
最好将 JTEST 测试模式设置为传输层测试模式(寄存器0x205 = 0x05)、以便捕获数据。
您是否使用 Xilinx 或 Intel/Altera FPGA 来接收 JESD204B 数据？
您是使用 FPGA 供应商 JESD204B IP 作为起点、还是自行设计自己的 JESD204B 接收固件？

此致、

Jim B