• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 1 订户
  • 视图 170 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] Linux/DAC38RF80EVM：在 DAC38RF80EVM 中实现 JESD204B

admin
Guru**** 2386610 points
Other Parts Discussed in Thread: DAC38RF80EVM
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/686425/linux-dac38rf80evm-realization-jesd204b-in-dac38rf80evm

器件型号：DAC38RF80EVM

工具/软件：Linux

好极了！

我已演示 DAC38RF80EVM。

在第5页的 DAC38RF80EVM 的远程信息处理中、我看到差分对(CLK_LAO_0PSH8 / CLK_LAO_0MSH8)、(GTX_CLKPSH8 / GTX_CLKMSH8)、(CAR_SYSREFPSH8 / CAR_SYSREFMSH8)在它们之间相互通信。

据我了解、根据 JESD204B 标准、对于子类1 JESD204B、我只需要两个信号：SYSREF 和器件时钟(GTX 收发器的时钟)、并且这些信号必须在它们之间进行分配。

为什么在演示板的原理图中使用 DAC38RF80EVM 3个信号：一个信号用于 GTX 收发器、一个信号用于 sysref 和(CLK_LAO_0PSH8/CLK_LAO_0MSH8)。

信号(CLK_LAO_0PSH8/CLK_LAO_0MSH8)需要什么？

此致、Val。

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Val、

    该 EVM 还可与 Xilinx 开发平台配合使用。 当此电路板与诸如 VC707或 KC705的 Xilinx 电路板一起使用时、开发的固件使用一个针对 REFCLK 和内核时钟的独立时钟输入来提供最大的灵活性、并通过单一可编程设计支持所有线路速率和子类。 CLK_LA0是第二个时钟源。 TSW14J56EVM (基于 Altera 的 FPGA)不使用此功能。 在许多情况下、固件中使用的 Xilinx IP 可由单个时钟驱动(有关更多详细信息、请参阅 Xilinx IP 产品指南的时钟部分)。

    此致、

    Jim

     

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    谢谢 Jim。
    此致、Val