请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS131E08 您好！
我使用 ADS131E08和 Sparan 6 FPGA 设计了数据采集系统。 为了处理 ADC、 根据数据表第50页的图53、我编写了 VHDL 代码来复位和配置 ADC。
ADC 的参数设置为：
fCLK=2.048MHz
fSCLK = 9MHz
CONFIG1 = 91h、CONFIG2 = F0 h、CONFIG3 = C0 h
CHnSET = 05h
我通过 VHDL 编写状态机(FSM)来配置 ADC：
某些状态用于配置 ADC、在一种状态下将 ID 寄存器地址发送到 ADC、在下一种状态下接收到正确的 ID 数据。 某些状态会将 RDARAC 命令发送到 ADC 读取捕获的数据、而其他状态则是控制 ADC
为了测试 ADC 采样、我使用连接到模拟输入的电阻分压器。一个电阻器连接到1.2V、另一个电阻器连接到 AGND、牵引电阻器的中心连接到 INP 输入、ADC 的 INN 输入连接到 AGND。
当我捕获数据时、我正确接收到状态位、并且接收到不为零的其他位 CNA。
我使用正常工作的代码测试 ADC、但现在由于接收失败、ID 寄存器数据为零而奇怪。 我想驱动模拟输入进行采样是错误的吗？ 对吧？ (我在模拟输入中放置一个10k 电阻器、以防止损坏 ADC)
请帮助我找到问题并解决。
此致、
