[参考译文] ADS5463：建议在 FPGA 板上与 ADS5463和 DAC3152配合使用

您好 VK、

我们正在仔细研究您的问题。 我们已将 ZC706与一些千兆采样 ADC 配合使用、因此它应该能够处理您的应用所需的500MSPS 数据速率。  

本文档的第30页显示了一个示例。   

此致、

Dan

Dan、您好！

感谢您的回复和文档。

我计划通过基于 IP 集成器的方框图设计方法使用 Vivado、因为我不熟悉 RTL 设计方法。

我还浏览了 Xilinx 网站上提供的文档、但找不到说明设计过程的文档以及全新项目的约束定义教程(可能是我在找错地方了！)。

这可能是一个非常基本的问题、但我将非常感谢您在正确的方向开始设计方面提供了一些帮助。

此致、
VK

您好、Jim、

感谢您分享该应用手册、这将非常有帮助。

如果您可以共享 RTL 设计、那将会很棒。 我希望这些设计与 Vivado 兼容。 是否有 GitHub 或任何其他开放源码 SCM、我可以在其中找到类似 ADC 和 DAC 接口的示例？

应用手册中的示例仅显示一个通过 FMC 连接器连接到 FPGA 板的板(ADC)。 我能否同时将2个电路板(ADC 和 DAC)连接到 ZC706？ 我之所以提出这一点、是因为应用手册中的图像只有一个电路板的 FMC 连接器覆盖了第二个 FMC 连接器前面的区域。 我计划购买该板、并希望在订购之前进行确认。

此致、
VK

VK、

我们的许多电路板都不符合所需的外形规格、因此无法并排插入两个 FMC 连接器。 您可能需要一个提升板或适配器来将其扩展。 您认为使用哪种 DAC 板？ 随附旧的 RTL 代码。 这些与 Xilinx ISE 一起使用的地方。我想、您仍然应该能够将它们导入 Vivado。 我不知道任何开放源码 SCM。

此致、

Jim

e2e.ti.com/.../5824.TSW1200-Source-Parallel-DDR-ver1p6.zipe2e.ti.com/.../7080.TSW1200-Source-Serial-v1p5.zip

您好、Jim、

感谢您回复 RTL 代码。  

我计划    在设计中使用 ADS5463EVM 和 DAC3162EVM 电路板。  

-VK

VK、

它们不能与 FPGA 板并排安装。

Jim

Jim、

感谢您提供信息。

我遇到 了 FMC 间隔套(如下图所示)、作为适合 FPGA 板上 ADC 和 DAC 的可能解决方案。

您能否建议这样的任何组件来解决此问题？  

如果我决定使用间隔套、性能是否会下降？  

此致、

Vinit