[参考译文] ADC34J45EVM：FMC 接口

您好、Hong、

我们将深入了解、并将很快与您再次见面。

此致、

Dan

您好！

当我将 FPGA JESD REFCLK 设置为320MHz 时、我得到了 b7b7b7b7。 当我将反射频率设置为640MHz 时、我得到了 bfbfbfbfbfbf。 上次我知道"ADC3xJxx_160MSPS_Operation_LMK_setting.cfg 的 jest_core_clk 为320MHz。 但 我不知道 REFCLK 是什么？ 可以告诉我吗？

最棒的

洪

上述描述不正确。 当我复位 FPGA 器件时、接收到的数据发生了变化。 我完全困惑。

用户、

是的、此电路板可直接连接到 KCU105。 我们可以使用 HSDC Pro GUI 进行此操作。 您是否计划使用您自己的固件或 TI 提供的产品？

此致、

Jim

您好、Jim、

感谢你的答复。

在 ADC 板部件中、我将使用软件 ADC3000 GUI 下的"ADC3xJxx_160MSPS_Operation_LMK_setting.cfg 文件。 在 KCU105器件中、我使用的是 Xilinx 的 JESD IP 内核。  起初、我用 JESD 核心 IP 和 JESD phy IP 编写了整个采样代码、但它不起作用。 我检查我发现的接收到的数据、我没有获得"BCBCBCBCBCBCBCBCBC"来完成同步过程。  我认为在 Xilinx 的 IP 配置过程中可能会出错。 因此、我只使用 JESD Phy IP 对实验系统进行编码、这非常简单。 但我没有得到数据"BCBCBCBCBCBCBC"。   

您是说我可以使用 HSDC Pro GUI 进行检查吗？ 如果我错了、请提供 TI 的一些链接。

最棒的

洪

您好、Jim、

现在、我可以使用 HSDC Pro GUI。 但在器件下拉菜单中、我找不到板 ADC34J45EVM。 请告诉我如何处理？

最棒的

洪

您好、Jim、

感谢您的 ADC 文件。 收到您的文件后、我执行了以下操作：
1、我将 ADC 配置为"ADC3xJxx_160MSPS_Operation_LMK_setting.cfg "。 我按照您之前的指导打开了 clk8/9的输出。
2、我将文件"KCU105_TI_DHCP.bit"下载到 KCU105。
3、我已成功连接 KCU105和我的 PC。
4、我选择了合适的 ADC34J45。 我将输出数据速率设置为160M。
看起来一切都很好。 但是、当我遇到如上图所示的错误时。

请告诉我错误可能来自哪里？

最棒的
洪

它的工作原理。 谢谢、Jim！

您好、Jim、

您是否会为"KCU105_TI_DHCP.bit"提供 FPGA 设计器件？ 这将非常有帮助。

最棒的
洪