[参考译文] DAC8871：VREFH-F 上的电流消耗

Steven、

图27和28以及第3页上的基准高电平和基准低电平典型规格是我们必须参考的有关这种行为的最佳图。

您能否提供此设计的原理图以进行验证/审查？

我们还为我们正在设置的器件提供了评估板、以查看我们是否可以重复该问题

您好 Steven、

在我们讨论过多其他想法之前、可能还有一组简单的问题。 在这种情况下、如何测量 OPA277的输出电流？ 我想 OPA277输出下降是第一个使您调试它的指示器吗？ U162的通道 A 有何作用？ 当观察到电流过大时、DAC VOUT 引脚上的负载是多少？

在这种情况下、如何测量 OPA277的输出电流？ 2.2欧姆电阻器、两个通道示波器、然后在示波器上进行数学运算。
我想 OPA277输出下降是第一个使您调试它的指示器吗？ 是的、非常嘈杂
U162的通道 A 有何作用？ 通常、U162A 会为器件提供-基准、但如果移除该基准并在 DAC 上为低基准接地、我们会获得更好的结果
当观察到电流过大时、DAC VOUT 引脚上的负载是多少？ 仅使用示波器探头

您好 Steven、

感谢您提供更多信息。

您是否可以分享电流尖峰的示波器捕获？

在平均时间内、我可能需要花一些时间与设计工程师交流、以便更深入地了解内部实施情况、因为我自己无法轻松地解释大约500mA 的内容。 我手头上没有 EVM 板、但我们也可以订购一个板、以便在实验室中复制内容。

以下图片均取自 EVAL 板、在 DAC 输出端以1uSec 的开关速率运行、最大开关代码。

蓝色是在 J1-6处测量的 DAC 的 Vout

粉红色是 J1-2、缓冲输出...我们不知道为什么滤除频率性能、因为 C1未安装

黄色始终是参考

第一 张图片是 VREF-P 和 VREF-N   黄色线是  此图的负基准(在 W1处测量)和2V/div。  振铃可能是我们端的接地问题、但压降不是。  我们在定制板上看到了同样的东西

此图与上述设置相同、但黄色线是 评估板 W7上监控的 VrefP、黄色线上为2V/div

在这张图片和下面的图片中、我们将 VrefN 接地。

黄色线是在 W7上测量的+vrefP、5V/div……压降消失了、但开关时的噪声尖峰出现了。

我们无法直接连接到评估板上的 Vref 引脚、以便获取电流尖峰的捕捉。 我们可以在电路板上执行该操作、但目前尚未设置。

一个奇怪的是、我们很难低估时间、所发生的事情就是流回 U5C 和 U5D 缓冲器以影响基准。

Steven、

我还很难理解 U5D 和 U5C 输出的负载条件如何影响 W7和 W1的节点。 您的 EVM 板上是否安装了 INA105？

Steven、

此外、您能否评论从工作台电源到电路板向 EVM 电路板提供的总电流？ 我只是想深入探究在信号链中的这些早期节点中产生影响的原因。 电源是否完全下降？

所有这些结果是否与您在电路板上看到的结果一致？ 相似还是相同？

我正在与 Steven 一起处理这个问题。

INA105已安装在我们的 EVM 板上。

在原电路板(而不是 EVM 电路板)上、我们已将工作台电源的电流限制设置为+10V 1A、在此期间它绝不会达到该限制。 在这些测试期间、它完全没有下降、并且在这些测试期间、DAC8871的运行方式与数据表中描述的完全一样。 在此测试中、我们能够直接将工作台电源+10V 注入 REFH 轨、而不会经过任何额外的缓冲器/

在 EVM 板上、无法将相同的电源直接注入 DAC8871 (不带 OPA4227UA)、在 EVM 板上缺少切割线和提升引脚。 因此、该测试尚未在 EVM 板上运行。

Steven、

由于 EVM 板在我离开之前未到达、我出差时一直不能也不在办公室、因此无法对此进行测试。

与此同时、我团队的一名成员 Uttama Sahu 也在途中拥有一个 EVM、并将在他的实验室中复制该 EVM。

此外、我前面关于您电路板的问题的意思是、您是在作为板载基准时观察基准缓冲器输出、基准源输出上的这种压降、还是两者上的这种压降？ 在 EVM 上、如果问题的真正原因应该是缓冲器输出的电流消耗、那么缓冲器前面的跳线会看到这些影响、这对我来说非常令人吃惊。

您的 EVM 上是否也安装了 RP1和 R14？ 基于 EVM 的测试中的 W1设置是什么？

我们观察的是 W7 (直接在基准源输出之后)、TP1/W3 (在 U5A 上的 OPA4227UA 之后)和 U5-14 (在第二个 OPA4227UA 之后、它直接馈入 DAC8871的 Vrefh-f 输入)的压降。

RP1和 R14均已安装。

W1连接了1和2。

您好、Dave、

很抱歉、但为了再次澄清、我要问的是、如果您看到您设计的电路板上的基准源受到干扰(不是 EVM、以前称为"定制电路板")、或者您设计上的观察结果是在缓冲器输出上。 只是尝试确定这两个观察结果是否相等。 我怀疑在您的设计中、观察结果实际上是在缓冲器的输出端、而不是来自基准源。

关于 EVM、我们的合同制造商似乎在构建电路板时犯了一些错误、因为原理图注释表明、如果 INA105不可用、则应仅将 U5B 和 RP1安装为替代电路。 从根本上说、我不遵循这条注释、因为不能简单地选择不安装 U5B、因为这是一个四路运算放大器、需要其他通道。 也许您可以移除 R14以有效地从电路中移除 U5B、但仍保持安装 RP1、这样运算放大器仍然可以闭环运行、不会消耗过多电流并可能影响其他通道。 或者、您可以移除 INA105、但移除电阻器应该更容易。

如果组装了两个电路、它们将竞争对 W1输入端的负载进行调节。 理想情况下、它们的输出将非常相似、但误差参数等不会导致这种情况。 我担心这可能会对 EVM 上的 W7产生影响。 这可能会影响 W7和 W1处的测量。

此外、我相信您在 EVM 上观察到的振铃的根本原因可能是 C13。 从稳定性的角度来看、INA105和 OPA227都不会直接驱动该负载而不使用串联电阻。 因此、我建议也从 EVM 中移除 C13。

至少可以说、我对该 EVM 设计并不满意、但它并没有真正引起我的注意。 对于传统 EVM 设计的这些问题、我深表歉意。

至少在建议的修改之后、我认为我们可以在 EVM 上为您的定制板设置更多1：1的设置、并且能够真正使用 EVM 来检查这是否是缓冲器的基准输入电流问题和驱动强度问题、 或者、如果 EVM 板上确实发生了其他事情、或者也可能发生了其他事情、那么您的定制板上也会发生这些事情。

我在定制(我们的)板上重新运行了测试、电压干扰仅发生在缓冲器的输出(OPA2277A)上、而不是电压基准(AD01)上。

我正在努力移除 R14和 C13组件、明天应该会获得这些测试结果。

您好、Dave、

谢谢。 这是令人鼓舞的改进、但我仍然对 REF102受到的影响感到不安。 我今天刚从旅行中回来、今天晚上、Uttam 在印度收到了一个板。 他将在明天的实验中亲自在 EVM 上测试此内容、并提供他的意见。 如果是一些 EVM 级别的细微差别、他应该能够跟踪它并让我们达到这样一个水平、即我们最终可以在不考虑其他因素的情况下单独比较基准驱动能力。

VSS 电压轨(-15V 左右)应用于您的 EVM 上？

Dave、

我们现在已经在 EVM 上对此进行了内部研究、我找不到基准输出本身显示这种瞬态行为的任何原因、除了可能是布局问题之外。

在任何情况下、正如您使用外部基准源观察到的、EVM 电路似乎不能适当驱动基准输入和数据表中建议的电路、 它没有分配给分立式组件的值、对 EVM 没有很大帮助、也没有在 EVM 上实施-此外、我担心该设计是否能够成功驱动输入、而不会给缓冲器造成稳定性问题。

我的团队和我将构建一个新的电路板来评估这一点、并建议一个更好的电路来驱动基准输入。 根据我的经验、像这样的主题必须在硬件中进行评估、因为开关输入寄生效应未在仿真中完美建模。 我们将构建该板、提出更好的建议、并通过该更新返回到此主题。 如果您最终需要修复此问题的硬件副本、我们可以将其发送给您。

第二、我们将更新 EVM 硬件和用户指南、数据表、并发布用于适当驱动这些 DAC 参考输入拓扑的参考设计。

我对这方面的沮丧和拖延表示歉意-很显然、在这方面有许多失败的事情不幸地出现在我面前、但我们将把它清理干净。