This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC32RF45:ADC32RF45

Guru**** 2425640 points
Other Parts Discussed in Thread: ADC32RF45, LMK04828, LMX2592

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/727312/adc32rf45-adc32rf45

器件型号:ADC32RF45
主题中讨论的其他器件: LMK04828LMX2592

您好!

我的问题是关于 ADC32RF45的编程序列。

在表115数据表的第112页、它显示:首先为 ADC 提供 sysref、然后是硬复位引脚33和34。 这使我感到困惑、因为引脚33和34是 sysrefp 和 sysrefn 输入、并且一旦我向 sysref 提供 adc32rf45、它就会自动复位 。  您为什么明确地说对 ADC 进行硬复位? 或者、您是说硬复位时要重置 IC 的引脚48吗? 此外、在对 ADC 进行编程期间、我应该保持 sysref 运行吗? 因为我使用连续的 sysref 模式、并且在对 ADC 进行编程之前对 LMK 进行编程、所以在对 ADC32rf45进行编程时 sysref 始终运行是否会导致任何问题?  在对 ADC 进行编程之前、我应该立即关闭 sysref 吗?

我提出这些问题是因为我有时会遇到设置问题。 我的装置上有一个带有 kintex UltraScale FPGA 的载板、以及一个带有 LMK04828 LMX2592和 ADC32RF45的 FMC 板。 加电后、FPGA 在闪存中使用.MCS 进行编程、并通过 SPI 对第一个 LMK 进行编程。 然后对 LMX 进行编程、最后对 ADC32RF45进行编程。 我关闭并打开系统电源、以查看每次 对 FPGA 进行编程时 ADC32RF45是否与 FPGA 建立链接。 尝试6-7次后、1次 FPGA 无法与 ADC32RF45同步(SYNC 信号不会变为高电平)。 当我监控从12V 电源获取的电流时未建立 SYNC 时、我意识  到它比 FPGA 和 ADC32RF45之间建立 SYNC 时的电流低大约200mA。 因此、我怀疑 ADC32RF45是否正确编程。 我认为在对 LMK 和 LMX 进行编程期间没有任何问题 、因为我检查了来自 LMK 和 LMX 的锁定信号、它们看起来很好。

我们非常感谢您的任何帮助。

谢谢你。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你(们)好
    我们正在研究您的问题。 有人很快会提供更详细的回复。
    此致、
    Jim B
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    E. G.、

    这是数据表中的一个拼写错误。 您应该在引脚48上发出硬复位信号。对 ADC 进行编程时、SYSREF 是否正在运行无关紧要。

    根据 JESD 标准、发送器应在接收器之前启动并运行。 这可能是您在对 ADC 上电而不是 FPGA 上电时偶尔会遇到问题的原因。 在保持 ADC 开启并循环 FPGA 电源时、您是否看到任何问题?

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Jim、
    感谢您的快速回答。 即使器件退出上电复位、在对 ADC 进行编程之前、我是否仍应切换硬件复位?
    其次、ADC 位于 FPGA 板上的 FMC 上、因此当我循环通电时、我会对 ADC 板和 FPGA 进行循环通电。 由于 FPGA 对 ADC 进行编程、因此无法在 FPGA 之前对 ADC 进行编程、即发送器在接收器之后开启。 在对 ADC 进行编程之前、如果我将 FPGA 侧的 JESD 内核保持在复位状态、是否正常工作?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    例如、

    您说的"器件从上电复位"是什么意思?  通电后、发出硬复位。 如果你想说的话,那么这是可以的。

    如果您可以在 ADC 和 FPGA 均配置完毕 后重置 FPGA 侧的 JESD 内核、我认为这是您实现此目的的最佳方法。

    此致、

    Jim  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!
    我的意思是:如果 ADC 在通电后第一次进行编程、我是否还必须进行硬复位?
    我实际上要做的是在对 ADC 进行编程后对其进行复位。 也许我知道的板有问题。 它是我设计的定制 FPGA 板。 我会不断研究、如果我提出解决方案、我会告诉您。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    例如、

    应在加电后使用硬复位或软复位来复位 ADC。

    此致、

    Jim