This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS54J60:相对于 DEVCLK 的 sysref 输入信号

Guru**** 1688270 points
Other Parts Discussed in Thread: ADS54J60, ADC12J2700, LMK04828
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/729631/ads54j60-sysref-input-signal-with-respect-to-devclk

器件型号:ADS54J60
主题中讨论的其他器件: ADC12J2700LMK04828

大家好、

我们正在从 ADC12J2700迁移到 ADS54J60。 使用 ADC12J2700时、我们可以使用"RDEL"值来调整 SYSREF 输入信号相对于 DEVCLK 的延迟。 此外、ADC12J2700还提供了一个"脏捕获"位、用于指示 SYSREF 上升沿发生在非常接近器件时钟边沿的位置。 通过使用此功能、我们的团队已成功、可靠地找到理想的 RDEL 来采样使用 DEVCLK 复位 LMFC 的 SYSREF。 但是、我看不到这种使用新的 ADS54J60的 RDEL 和脏污捕获检测功能、这将给我们带来一个找到可靠"眼图延迟"的大问题。

使用 ADS54J60是否有类似的功能?   

非常感谢您的帮助。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Layne
    ADS54J60专家之一将很快回答您的问题。
    此致、
    Jim B
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Layne、

    ADS54J60器件不具有此功能。 由于该器 件的最大采样频率为1GHz (而 ADC12J2700的最大采样频率为2.7GHz)、因此计时不那么紧凑。 将此器件与 LMK04828配合使用时、我们在满足客户 EVM 的时序方面从未遇到过问题。

    此致、

    Jim