This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS52J90:通过 LVDS 连接 Stratix 10 FPGA 的 ADS52J90参考原理图设计

Guru**** 2616675 points

Other Parts Discussed in Thread: ADS52J90

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/685042/ads52j90-ads52j90-interfacing-with-stratix-10-fpga-through-lvds-reference-schematic-design

器件型号:ADS52J90

rADS52J90与 Stratix 10 FPGA 连接的参考原理图设计(1SG280LH3F55I1VG 或1SM21CLU3F53E2VGS1 )  

请提供通过 LVDS 线路连接 Stratix 10 FPGA 的参考设计。

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你好 Raghu、

    我们没有采用 Stratix 10 FPGA 和 ADS52J90的参考设计。
    有关布局指南、请参阅 ADS52J90数据表。