[参考译文] ADC08D1520：如何使用相应的 RB 捕获数据并与外部处理 FPGA 进行通信

admin

Other Parts Discussed in Thread: ADC08D1520

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/684040/adc08d1520-how-to-capture-data-with-the-respective-rb-and-communicate-with-a-external-processing-fpga

器件型号：ADC08D1520

大家好、

我正在为使用 ADC08D1520 RB 的 DSP 系统设计解决方案。我想使用这个 Rb、因为我从以前的项目中得到了它。

该项目涉及控制栅极驱动器的触发电压(导通和关断信号)、具体取决于上一个周期中采样的各自电压斜率。

任务：

我想对两个电压进行采样、采样范围高达16V/ns。对数据进行采样后、应在 FPGA 上对其进行处理、然后 FPGA 通过隔离将调制触发信号发送到 DAC。

由于我不确定是否可以对板载 Virtex 4 FPGA 进行编程、因此我想将 ADC 捕获的数据发送到另一个 FPGA、在该 FPGA 中可以使用 Matlab 进行处理。

之后、我需要连接一个 SPI 隔离器、该隔离器会连接到 DAC。

问题：

FMC-Connector 似乎是连接外部 FPGA 的合适器件。是否有办法这样做？我没有找到任何有关使用 FMC-Port 连接其他硬件的信息。

是否可以使用相应的硬件完成任务？为此、我在这篇文章中附加了一个原理图。

提前感谢、

此致、

本尼

7 年多前

0 admin 7 年多前

TI__Guru**** 2382630 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你(们)好

我的理解是、ADC08D1520RB 默认启用了 FMC 连接器的直通数据。 FMC 连接器上的 FPGA 生成的信号与 ADC 本身输出的信号非常相似(在1：2多路信号分离器模式下)、增加了2个额外的 DCLK 信号、以简化 FMC 载波卡上 FPGA 的数据采集。 DCLK 输出将为 DDR (在输出 DCLK 的上升沿和下降沿进行数据转换)。

FMC 连接器的引脚排列如原理图的表5所示、该图包含在 ADC0xD1520RB 设计包中、该设计包可在设计文件部分的 ADC08D1520RB web 文件夹中获取。

我希望这对您有所帮助。

此致、

Jim B

0 admin 7 年多前

TI__Guru**** 2382630 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Jim、您好！

非常感谢您的快速且乐于助人的回复。

我检查了原理图、在我的理解中、相应通道的每个位都发送到 FMC 上的一个引脚。我在通用波形转换期间测量了 FMC 引脚上的输出信号、并认识到这些信号应该是 LVDS 信号。通过在以下 FPGA (Spartan 6)上实现 LVDS 接口、该接口应该可以正常工作。您认为这是合适的解决方案吗？

非常感谢、

此致、

本尼

0 admin 7 年多前

TI__Guru**** 2382630 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你(们)好

是的、我认为这应该起作用。

注意：由于 FPGA 输出的数据和 DCLK 信号可能不是完全偏差匹配(偏差高于 ADC 输出本身)、因此您可能需要在每个数据对上实现可调的捕捉延迟。 ADC 测试图形模式在执行此过程中应该会有所帮助。

此致、

Jim B

0 admin 7 年多前

TI__Guru**** 2382630 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Jim、您好！

我开始在外部 FPGA 上创建 LVDS 接口。

现在、我想知道为什么单芯片数据表中的数据输出包含8对数据线、但参考板原理图显示输出由12条数据线组成？

非常感谢您的回复、

此致、

本尼

0 admin 7 年多前

TI__Guru**** 2382630 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你(们)好

我明白你的意思。从 ADC 到 FPGA 的每个端口只有8对数据、但从 FPGA 到 FMC 连接器的每个端口有12对数据。

查看 FPGA 代码并比较 ADC08D1520RB 与 ADC12D1800RFRB 的原理图(用作8位设计的起点)、我相信 FMC 连接器的数据将位于每个端口的低8对上。应忽略上面的4对。

此致、

Jim B

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] ADC08D1520：如何使用相应的 RB 捕获数据并与外部处理 FPGA 进行通信