This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS5444:时钟输入与 LVDS 和 LVPECL 兼容

Guru**** 2614265 points

Other Parts Discussed in Thread: ADS5444

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/678874/ads5444-clock-input-compatibility-with-lvds-and-lvpecl

器件型号:ADS5444

是否可以使用 LVDS 或 LVPECL 逻辑为此 ADC 提供时钟输入?

谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Aseok、

    具有交流耦合的 LVPECL 应该能够为 ADC 计时。

    此致、
    Neeraj

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我决定使用 AD9517-4 LVPECL 输出为 ADC 计时、该电路方案是否适用?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 Neeraj  

    当我决定使用 Xilinx Spartan 6系列捕获转换器数据进行初始测试时、我想知道是否可以使用 SP6系列的 LVDS 时钟输出为转换器计时?

    我搜索并发现了一些与此连接的可能性及其配置类型(终端电阻器等)相关的矛盾信息。

    STMicroelectronics 的 AN1318标题为" LVDS 和高速差分逻辑系列之间的连接"、其中提到:



    这些说法似乎是矛盾的。  
     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Aseok、

    我无法评论 AD9517器件。

    此致、
    Neeraj Gill
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    但我的最后一个问题是使用 FPGA 为 ADC 计时、而不使用 AD9517器件。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Aseok、

    ADS5444所需的标称时钟振幅为3Vpp 差分。 振幅较低的时钟可能会降低 ADC 性能。
    2.我不确定 FPGA 的时钟有多干净。 时钟信号的质量也会影响 ADC 性能。 我建议您在 TI 的时钟和计时 E2E 论坛上发帖、并就哪种器件适合您的应用提出建议。

    此致、
    Neeraj Gill