• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 1 订户
  • 视图 194 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS7830：SCL/SDA 信号下降时间的时序要求

admin
Guru**** 2614265 points

Other Parts Discussed in Thread: ADS7830

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/681326/ads7830-timing-requirement-of-the-fall-time-of-scl-sda-signal

器件型号：ADS7830

您好！

我的客户对 ADS7830有疑问。

[问题]

它们是否调整 SCL/SDA 信号下降时间的最小规格(20+0.1Cb)？

当他们无法调整时、会有什么行动需要采取？

我知道它列在 I2C 总线规范中。

但是、注释中对其进行了如下描述。

如果与 HS 模式器件混合使用、则允许根据表6实现更快的下降时间。

此致、

Hiroshi Katsunaga

  • 0
    TI__Guru**** 2614265 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    请问您能回答吗？

    此致、
    Hiroshi Katsunaga
  • 0
    TI__Guru**** 2614265 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Katsunaga-san、

    很抱歉耽误您的回答。

    I2C 标准中快速模式下下降时间的最小规格是根据上拉电阻器和线路电容的建议值、从信号上升/下降至所需逻辑电平的 RC 时间常数得出的。

    随着 HS 模式的引入、SCL 和 SDA 信号被主动驱动以加快速度并满足这个新标准的更高吞吐量。 但为了保持与旧标准的兼容性，它们包括了脚注，即当快速模式器件“与 HS 模式器件混合时，允许根据表6实现更快的下降时间。” 这确实会在 I2C 标准中造成一些冲突、如果您查看 I2C 规范的最新6.0版本、则不会提到20+0.1Cb。

    由于 ADS7830专为快速和 HS 工作模式而设计、因此即使不满足20+0.1Cb 的最小快速模式规格、它也会正确响应。

    此致、

    Sandeep

  • 0
    TI__Guru**** 2614265 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Sandeep-San、

    感谢您的清晰评论。
    我理解您的所有评论。

    感谢您的合作。

    此致、
    Hiroshi Katsunaga