This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12J4000:关于 ADC 测试模式

Guru**** 2382480 points
Other Parts Discussed in Thread: ADC12J4000EVM, ADC12J4000
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/682046/adc12j4000-about-adc-test-pattern

器件型号:ADC12J4000

您好!

客户正在使用 ADC12J4000EVM、那么我对 ADC 测试模式有疑问。 ADC 发送了 ADC 测试模式、但 FPGA 接收到的数据不同、如下所示。 请告诉我此问题的根本原因。

传输数据*ADC 测试模式

FPGA 接收到的数据

 此致、

 敏雪

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你好,敏雪
    我已将其发送给与 ADC12J4000配合使用的工程师
    此致、
    Brian
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,敏雪

    突出显示的值绝对不正确。  

    客户使用什么 FPGA 平台来采集 ADC 数据?

    客户是否在每个帧中看到相同的错误值、或者不同帧之间的值是否不一致。

    他们能否尝试降低 ADC 时钟速率、以查看在较低串行线路速率下误差是否相同?

    他们是否可以尝试增大或减小串行器预加重、以查看这是否会改变行为?

    此致、

    Jim B