请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DAC38RF82 主题中讨论的其他器件：、 LMK04828
您好！
我们将使用 DAC38RF82EVM+ZCU102评估 DAC38RF82。 我所做的唯一硬件修改是将 R10焊接到 EVM 板上以使用单端 SYNC~信号。 我们使用 Xilinx JESD204 IP 内核与 DAC 通信。
附加了我们的 EVM .cfg 文件。 我们使用时钟模式4：板载 VCXO 时钟模式。 LMK PLL VCO1设置为3072MHz、FPGA 器件时钟= 192MHz、DAC 器件时钟= 122.88MHz、sysref=19.2MHz、Fdac = 6144Msps、 Linerate=7680M、DAC 片上 PLL 模式、双 DAC、单链路、实数、LMFSHd = 82121,4x 内插、DAC PLL 设置 M = 25、N = 2。 我们对 DAC A 和 B 使用相同的设置。DAC B 似乎无法正常工作。
在 FPGA 中、我们首先将 DAC A 和 DAC B 设置为相同的正弦波数据流。 如图1所示、我们可以从 DAC A 获得正确的输出(24MHz)、但从 DAC B 获取奇怪的信号。两个 DAC 都生成稳定的信号。
然后、我们将 DAC A 的正弦查找表步长更改为2以输出48MHz、并将 DAC B 设置为192MHz 方波。 图2显示了我们得到的结果。 信号似乎是正确的(至少对于频率而言)。 但它们不稳定、信号会频繁停止、如图3所示。
还附加了用于信号生成的 Verilog 文件。 我还检查了 FPGA 引脚分配、它们应该是正确的。
请帮我们解决此问题吗？ 提前感谢！
最棒的
韩文
图1：
图2：
图3：
