你好
我正在使用 ADC12DJ3200EVM。 FPGA 基于电路板、FMC 连接器上有8个 GTX。
对于斜坡测试模式、我看到该数据是可以的。 在正常模式下、我获得了错误的数据(相同的样本被破坏)。 我使用的是 JESD204PHY 和 JESD204 IP (两者均来自 Xilinx)。
设置：4GSPS、参考 CLK = 400MHz、Linerate = 8Gbps、内核：clk = 200MHz。 电源提供高达4安培的电流。
斜坡模式与正常模式：
我正在使用 JMODE0。
您是否在 ADC 和 FPGA 上启用或禁用了扰频功能？ 使能
您的 FPGA 固件是否能够补偿 ADC12DJ3200EVM 上存在的通道映射和极性反转？ 是的
帧：
80098880800688808009788080086880800a88808009c880800a8880800a8880800a9880
800a988080089880800998808004788080079880800ca880800b988080099880
808007a8808005987080099890800448a0800b8890800aa8a0800ab890800a98
…
有时、我会获取数据、例如：
抱歉、我不使用 KCU105板或其他 US 或 US+ FPGA。 我正在使用 Kintex 7 FPGA (Digilent 的 Genesys 2)。
感谢你能抽出时间并提供帮助。
链路参数：K = 4、扰频器关闭、JMODE0、采样率= 4GSPS、基准 CLK = 400MHz、LineRate = 8Gbps、CORE_CLK = 200MHz、SYNC：使用了 TMSTP。
帧错误通常会出现问题。
NORMAL 数据(帧错误= 0)：
正常数据(帧错误= FFF...)：
运输测试模式：
我还有一个问题，您能告诉我， 对欧盟的出口限制是否有问题？ 实际上、我们使用 AD 中的 ADC、但只有 ADC12DJ3200具有良好的采样率、可用于我们的目的(供民用)。 我认为只有 IC (ADC12DJ3200、LMX...、LMK...等)、而不是 EVM 板。
你好、Jim
我想回到您的分析。 您是否分析了来自 PHY 层(inter_gt_all_phy)的数据？
因为这些数据来自 PHY 层(在 RX 内核替换字符之前)、所以是否需要 K28.7等字符？
RX 内核的输出名为 yout_instance_na。。 (突出显示的行)、在 RX 内核上、我看不到 K28.7符号。 抱歉、您的神秘感。
编辑：
我认为 位顺序中的错误存在问题。 而不是字符替换问题。
传输层：
帧的前半部分：
下半场...
