This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1148:START 引脚切换的调节时间(低电平>高电平)

Guru**** 2393725 points
Other Parts Discussed in Thread: ADS1148

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/680277/ads1148-regulation-time-of-start-pin-toggle-low--high

器件型号:ADS1148

大家好

如果我们问 ADS1148、您会介意吗?

我们想 知道 是否有 START 引脚切换(低电平->高电平)的调节时间、而不管 tCONV 如何。
例如,如果有 START 引脚切换(低电平->高电平)的调节时间,我们想知道两者之间的时间(术语)  2.和3.   

1. WREG 命令设置:START 引脚保持高电平  
2. WREG 命令建立后:START 引脚为低电平
3.转换和 RDATA (获取转换数据)以 固定间隔启动:START 引脚切换(脉冲)

如果 start=Low 项很短、我们需要担心 ADC1148是否能够  正确识别启动脉冲 。  
(当然、为了准确获取转换数据、需要 tCONV。)

此致、

大田松本

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Hirotaka-San、


    如果您询问 START 引脚的最短低电平时间是多少、则为3 tCLK。 这与第11页的时序要求中显示的 tSTART 的最小启动脉冲相同。 如果器件使用4.096MHz 时钟、则大约为7.4us。 如果正在使用内部振荡器、则振荡器具有5%的偏差、您应该使用接近8us 的值。 这是将 START 引脚锁存到器件数字部分的主时钟域所需的时间。

    请注意、在2) WREG 之后的 Start 引脚为低电平和3) RDATA 和 START 引脚切换以启动新的转换、您必须等待转换完成、如/DRDY 所示。 如果在转换完成之前切换 START 引脚、则转换将在不获取新数据的情况下中断、并且新的转换将开始。

    我想这就是您在上一篇帖子中所提出的问题。 如果我误解了您的问题、请随时发表。


    吴约瑟