• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 1 订户
  • 视图 148 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1281：关于 TDR

admin
Guru**** 2511985 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/679892/ads1281-about-tdr

器件型号：ADS1281

您好！

我想检查 TDR。

当 Fdata=8ksps、TDR=2824 x fCLK 时、请参阅数据表上的表25。

这意味着使用 fCLK=4.096MHz 时、TDR=0.689ms。

正确吗？

此致、

Naoki Aoyama

  • 0
    TI__Guru**** 2511985 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Naoki-San、

    没错。 请注意、"TDR"是开始新转换时第一个转换结果的时间。 在第一个转换结果之后、/DRDY 将具有1/Fdata 或125ms 的周期(对于8kSPS 数据速率)。

    第一个转换结果延迟~5倍的原因是 SINC5滤波器需要5个转换才能完成输出结果有效(稳定)。

    此致、
    Chris
  • 0
    TI__Guru**** 2511985 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 Chris：

    感谢你的答复。
    我了解了第一个转换结果延迟。
    很难理解数字滤波器....

    谢谢、
    Naoki Aoyama