[参考译文] ADS7946：低 SCLK 速率

Mark、您好！

ADS7946 ADC 在2-4MHz 的 SCLK 频率下运行时不会出现任何问题；只要满足表1的时序参数。

对于采样率小于2MSPS 的情况、可使用频率较低的 SCLK。 但是、最好使用40MHz SCLK 并通过为 CS 选择较低的频率来降低器件速度、这样可以延长采集时间。

没有针对 SCLK 频率的显式低限值。  如果使用极低的 SCLK 频率、则由于泄漏电流、采样保持泄漏电流可能成为误差源。 但是、在2-4MHz 下运行时不会出现问题。  由于该帧包含大约~16个 SCLK、因此可实现的最大采样率为~117kHz

谢谢、此致、

Luis

您好、Luis、
感谢您的快速响应和详细信息。

一个问题-如何计算最大采样率为~117KHz。 在4MHz 加上80ns 采集时间的16个时钟会导致频率高于200KHz。 我是不是计算错误？

Mark、您好！

上述帖子提到您可以使用2-4MHz SCLK 频率；因此、使用最差的2MHz SCLK 频率、并且假设您每帧使用~17xSCLK、即16个 SCLK 读取数据、1个 SCLK 执行 CS 切换、这将产生大约~117kSPS。

是的、正确答案、如果您使用的控制器允许您使用16个 SCLK +精确使用80ns 的最小采集时间来切换 CS、假设 SCLK 频率为4MHz、这将产生~245kSPS；在2MHz 的 SCLK 频率下、这将产生123.7kSPS。

非常感谢、
Luis