[参考译文] TSW54J60EVM：适用于1GSPS 的 TSW54J60EVM 配置

admin

Other Parts Discussed in Thread: TSW54J60EVM, TSW14J57EVM, ADS54J60EVM, LMK04828, ADS54J60

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/750153/tsw54j60evm-tsw54j60evm-configuration-for-1-gsps

器件型号：TSW54J60EVM
主题中讨论的其他器件： TSW14J57EVM、 TSW14J10EVM、 ADS54J60EVM、 LMK04828、 ADS54J60

您好！

我需要使用 ADS54Jxx GUI v1.8配置 TSW54J60EVM 板、以便采样率为1GSPS。

据我所知、我需要 ADC 以4211模式工作、而 LMK 提供适当的时钟。

我需要 LMK 提供哪些频率？

是否可以为我提供本例的 LMK 和 ADC 配置文件？

我在\Texas Instruments\ADS54Jxx EVM GUI\Configuration Files\文件夹中找到了很多配置文件、但无法确定哪一个文件可能适合我的需要(如果有)。

就我猜测的情况而言、1GSPS 采样率的通道速率为1 * 16 * 1.25 * 1000 / 4 = 5000MHz、但根据数据表第41页、通道速率为10.0gsps。这是因为 ADC 是双通道、规格中给出了2个 ADC 模式的速率吗？

FPGA JESD 参考时钟是否应为5000/20 = 250MHz？
FPGA 内核时钟是否应为5000/40 = 125MHz？

提前感谢您、

此致、
Ilya。

7 年多前

0 admin 7 年多前

TI__Guru**** 2539500 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你(们)好，Ilya

TSW54J60EVM 可使用板载或外部时钟运行。使用板载时钟时、最接近1 GSPS 目标的可用采样率为983.04 MSPS 和1024MSPS。
要配置电路板、请按照 TSW54J60评估模块用户指南第2.3.1节中的步骤进行操作。
标准过程使用983.04 MSPS 文件。如果需要、您可以将该文件替换为1024 MSPS。
这些文件将配置 EVM 以与 TSW14J56EVM 或 TSW14J57EVM 配合使用。

如果您恰好需要1GSPS、则需要使用外部1GHz 时钟并针对该条件适当地配置电路板。用户指南的第5.1.2节介绍了这种情况下所需的配置步骤。

如果您使用的是不同的捕获平台、例如 Xilinx 或 Intel 的 FPGA 开发板、则可能需要稍微调整 FPGA 时钟分频器。请告诉我们您使用的是哪款采集板。

此致、
Jim B

0 admin 7 年多前

TI__Guru**** 2539500 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好、Jim

感谢你的答复。

983.04 MSPS 可以、电路板为 Xilinx VC707。

LMK 应生成什么频率？如果可以在此处发布案例的正确 LMK 设置、那将非常棒。

我们尝试按如下方式计算4211模式的通道速率：1 x 16 x 1.25 x 983.04 / 4 = 4915.2 MSPS、我们不确定它是否正确。
您能否展示此情况下计算通道速率的正确方法？

REFCLK 是否= laner速率/20和 coreclk = laner速率/40？

提前感谢您、

此致、
Ilya。

0 admin 7 年多前

TI__Guru**** 2539500 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你(们)好，Ilya
如果您使用的是 Xilinx VC707、则您会对 TSW14J10EVM 感兴趣。它使用8224模式支持 TSW54J60EVM 和 ADS54J60EVM 的运行、并支持我们将由高速数据转换器专业版软件提供的现有固件版本。
www.ti.com/.../dataconverterpro-sw
在8224模式下、Fclk = 983.04MHz 时、串行数据速率为4915.2Gbps。
对于该线路速率、FPGA 时钟需要如下(来自 TSW14J10EVM 用户指南第15页的第6节)：
当通道速率介于3.2G 和10.3125G 之间时、REFCLK =通道速率/ 20和内核时钟=通道速率/ 40。
在该时钟频率下、LMK04828 PLL2 VCO 以983.04MHz x 3 = 2949.12MHz 的频率运行。
因此：
REFCLK = 245.76MHz (这是 PLL2_VCO/12)位于 FMC 引脚 D4和 D5上-这对应于 LMK04828上的 DCLKOUT0。
内核时钟= 122.88MHz (这是 PLL2_VCO/24)位于 FMC 引脚 G6和 G7 -这对应于 LMK04828上的 DCLKOUT12。
DCLKOUT0分频器已经等于12、所以保持不变。您将需要修改 LMK04828配置文件"ADS54J60_LMF_8224.cfg"、以将 DCLKOUT12启用为 LVDS、除以24。
我希望这对您有所帮助。
此致、
Jim B

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] TSW54J60EVM：适用于1GSPS 的 TSW54J60EVM 配置