请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DAC3482 主题中讨论的其他器件： ADS4249
您好！
在我的应用中、我以250MHz 的频率对2个模拟信号进行采样。 使用 ADS4249、发送它并使用 DAC3482进行重建。
我注意到 DAC3482具有内部内插滤波器。 由于我的采样率，我可以使用最大 X4滤波器(DAC 工作频率高达1.25 GHz)。 我知道这些滤波器可轻松使输出模拟信号平滑。
问题是这些滤波器是否会去除任何高于125MHz 的频率。 在 ADC 级对哪个进行采样？
如果有200MHz、会发生什么情况。 模拟信号输入中的分量？ (即 ADC 输入)。 内插滤波器是否会移除该频率？ (因为200MHz。 高于250MHz。 x 0.6 = 150MHz。) 或者存在折叠(混叠)、我将看到50MHz 时的峰值。 模拟输出端？
如果我看到该峰值、那么在不损失带宽的情况下对其进行滤波的方法是什么？ 我需要 DC-100 MHz 的带宽。
传统的抗混叠滤波器(具有线性相位)为-20、-40或每十倍频-60dB、因此如果我要制作一个每十倍频-60dB 和100MHz 的6阶滤波器。 带宽(即100MHz 时为-3dB。 =在200MHz 时约为-10dB。) 那么我仍然会得到混叠。 高阶滤波器在这些频率下不起作用、因为它们会累积直流偏移误差(以及更高的延迟)。
有没有更好的方法可以在不损失 DC-100 MHz 频率的情况下实现它。 而无需购买速度快得多的 ADC 并在 FPGA 中进行数字滤波、从而进行采样(因为成本高昂... 更快的 ADC 和更快的 FPGA =更多$$$)。
如果您能快速、详细地作出响应、我将不胜感激。
